Modelsim 编译Xilinx标准库文件（自己随便记的）
1.modelsim 下"change directory"到modelsim 根目录下
2.modelsim 下 modelsim.ini文件属性改为“存档”
3.Xilinx 库文件在 /Xilinx/verilog/src目录下, simprims/ uni9000/ unisims/ XilinxCoreLib/
4.modelsim 下建新库: simprims_ver uni9000_ver unisims_ver XilinxCoreLib_ver;
将Xilinx的库文件编译进去,其中unisims比较大,分两次编译
注释：unisim库仅仅用于功能仿真，库中包括了Xilinx公司的标准元件
XilinxCoreLib库也仅仅用于功能仿真，库中包括Xilinx Core Generate的IP仿真模型
simprim库用于时序仿真
uni9000是CPLD器件的功能仿真库
功能仿真do命令：
vsim -c -pli c:/Novas/Debussy44/share/PLI/modelsim_pli/WINNT/novas.dll -L xilinxcorelib_ver -L unisims_ver -lib work top glbl
其中c:/Novas/Debussy44/share/PLI/modelsim_pli/WINNT/novas.dll是Dussy44的安装目录，top是testbench的顶层模块
如果是时序仿真，则需要调用simprim_ver库
功能仿真Modelsim do 文件格式
video_clock.v为源文件
clk_test.v为测试文件testbench
glbl.v是全局复位,在功能仿真时不需要，时序仿真时要调用
/*************************************************************************************************************
vlib work
vlog e:/video_test/video_clock.v
vlog e:/video_test/clk_test.v
vlog "d:/Xilinx/verilog/src/glbl.v"
vsim -c -pli c:/Novas/Debussy44/share/PLI/modelsim_pli/WINNT/novas.dll -L xilinxcorelib_ver -L unisims_ver -lib work top glbl
run 20000000ns
*************************************************************************************************************/
时序仿真Modelsim do 文件格式
video_clock_timesim.v是门级网表，此文件需要在Place & Route的properties选项里Generate Post-Place & Simulation Model打上勾
文件生成目录：xxxxx\netgen\par,前面是项目综合的目录
/*************************************************************************************************************
vlib work
vlog e:/video_test/video_clock_timesim.v
vlog e:/video_test/clk_test.v
vlog "d:/Xilinx/verilog/src/glbl.v"
vsim -c -pli c:/Novas/Debussy44/share/PLI/modelsim_pli/WINNT/novas.dll -t 1ps +maxdelays -L simprims_ver -lib work top glbl
run 20000000ns
*************************************************************************************************************/
