|
谈谈几点避免放大器不稳定的设计方法
假设我们设计一个电压跟随器的运算放大电路, 得到的输出波形如下图所示, 寄生的电感, 电容产生了振荡的可能性, 令大家都会感觉头痛.
图1 buffer输出波形 输出波形的谐波冲激到底达到什么程度才能避免振荡呢? 这里面涉及到一点基本理论, 稍微简单的谈一下. 一个RLC串联电路, 它的传输函数可以写成下式表示,
其中ζ称为damping系数, ζ一般大于1的话, 这个RLC的寄生电路成分不会产生振荡危险,但是实际中, L往往很大, 而R有往往较小, 比如layout设计的时候, 过分的把信号线设的过窄等. ζ如果过小,输出信号的频率特性在高频处会像下图那样先有个冲起再下降, 所以有些电路, 设计者往往在仿真时看到的F3dB特性满足要求, 但是实际测得的特性, 要比设计低很多, 也是因为寄生的RCL值在仿真时用的估值和实际值有一定的误差, 而这个误差有可能会导致Ft特性假性增加, 实质Ft要低于仿真结果不少.
图2 电路的频域响应 我们了解ζ的作用后, 可以在设计时避开这个危险的冲激, 如图1, 在时域中看到的波形, 为了消除冲激, 可在电路中刻意加入一定值的电阻来增大ζ值, 使电路获得稳定的频域特性.
图3 加入串联电阻的效果 加入一个电阻后, 可以像上图那样, 获得更稳定的时域响应波形. 如果更深一步的探讨的话, 有时候加入电阻可能不能解决问题, 因为这个叠加在输出波形的寄生冲激来自于其他地方, 比如由电路的GND线路混入, GND的不稳定冲激可能直接叠加在输出波形上, 这时候我们可以增加一个旁路电容, 或者把GND信号线加粗减少寄生电容等方法让GND变得更稳定一些.(其实也是通过ζ公式来增加C或者减小L来使ζ变得更大) 旁路电容对大家来说应该不会陌生, 一般的电路都离不开它,比如前面那一篇博客里谈到的LDO设计, 往往需要在芯片外接一个数nF的电容来稳定信号, 这里稍微提一下旁路电路的一个注意点, 虽然旁路电容可以降低低频噪声, 但是同时可能会引起高频段噪声的增加, 所以在高频电路中同时需要加入电阻来降低寄生谐振成分的Q值. 这一点对射频设计者来说也很重要. |
|
|
