可控硅控制的触发器电路

可控硅控制的触发器电路

 

如图所示，555和R1、RP1、C2等组成触发延时电路。平时，由于R1接VDD，使555处于复位状态，即3脚呈低电平；当触发信号到来时，SCR导通，2脚有一低电平信号，使555翻转置位，输出高电平，暂稳宽度为τ=1．1RP1C2。触发后，SCR关断。这种电路可降低对触发脉冲的要求。若用CMOS型555(或556)，还可减小触发电流。