|
与其他所有的数据通信传输方式一样，单总线芯片在数据传输过程要求采用严格的通信协议，以保证数据的完整性。单总线芯片在数据传输过程中，每个单总线芯片都拥有唯一的地址，系统主机一旦选中某个芯片，就会保证通信连接直到复位，其他器件则全部脱离总线，在下次复位之前不参与任何通信。
为了说明单总线数据传输的过程，以下将分4个部分对单总线数据通信传输过程进行介绍，它们分别是单总线通信信号类型，单总线通信初始化，单总线通信的ROM命令以及单总线通信的功能命令。 1.1单总线通信信号类型 单总线通信协议定义了如下几种类型，即复位脉冲、应答脉冲、写0、写1、读0和读1，除了应答脉冲外，所有的信号都由主机发出同步信号，并且发送的所有的命令和数据都是字节的低位在前。 单总线通信协议中不同类型的信号都采用一种类似脉宽调制的波形表示，逻辑0用较长的低电平持续周期表示，逻辑1用较长的高电平持续周期表示。在单总线通信协议中，读写时隙的概念十分重要，当系统主机向从设备输出数据时产生写时隙，当主机从从机设备读取数据时产生读时隙，每一个时隙总线只能传输一位数据。无论是在读时隙还是写时隙，它们都以主机驱动数据线位低电平开始，数据线的下降沿是从设备触发其内部的延时电路，使之与主机同步。在写时隙内，该延迟电路决定从设备采样数据线的时间窗口。 单总线通信协议中存在两种写时隙：写1和写0。主机采用写1时隙向从机写入1，而采用写0时隙向从机写入0,。所有写时隙至少要60us，且在两次独立的写时隙之间至少需要1us的恢复时间。两种写时隙均起始于主机拉低数据总线。产生1时隙的方式：主机拉低总线后，接着必须在15us之内释放总线，由上拉电阻将总线拉至高电平；产生写0时隙的方式为在主机拉低后，只需要在整个时隙间保持低电平即可（至少60us）。在写时隙开始后15us~60us期间，单总线器件采样总电平状态。如果在此期间采样值为高电平，则逻辑1被写入器件；如果为0，写入逻辑0。 图1-1给出了写时隙（包括1和0）时序的图形解释。
在图1-1中，黑色实现代表系统主机拉低总线，黑色虚线代表上拉电阻将总线拉高。 对于读时隙，单总线器件仅在主机发出读时隙时，才向主机传输数据。所有主机发出读数据命令后，必须马上产生读时隙，以便从机能够传输数据。所有读时隙至少需要60us，且在两次独立的读时隙之间至少需要1us的恢复时间。每个读时隙都由主机发起，至少拉低总线1us。在主机发出读时隙之后，单总线器件才开始在总线上发送0或1。若从机发送1，则保持总线为高电平；若发出0，则拉低总线。 当发送0时，从机在读时隙结束后释放总线，由上拉电阻将总线拉回至空闲高电平状态。从机发出的数据在起始时隙之后，保持有效时间15us，因此主机在读时隙期间必须释放总线，并且在时隙起始后的15us之内采样总线状态。 图1-2所示给出了读时隙（包括读0或读1）时序的图形解释。
在图1-2所示中，黑色实线代表系统主机拉低总线，灰色实线代表总局拉低总线，而黑色的虚线则代表上拉电阻总线拉高。以上对单总线通信过程的几种信号进行了介绍，但由于复位脉冲以应答脉冲与单总线通信过程初始化的密切关系，对这两种信号的介绍将放在1.2中阐述。 1.2 单总线通信的初始化 单总线上的所有通信都是以初始化序列开始，初始化序列包括主机发出的复位脉冲及从机的应答脉冲，这一过程如图1-3所示。在图1-3中，黑色实线代表系统主机拉低总线，灰色实线代表从机拉低总线，而黑色的虚线则代表上拉电阻极爱那个总线拉高。
系统主设备发送端发出的复位脉冲式一个480us~960us的低电平，然后释放总线进入接受状态。此时系统总线通过4.7K的上拉电阻接至VCC高电平，时间约为15us~60us，接种在接收端的设备就开始检测I/O引脚上的下降沿以及监视在脉冲的到来。主设备处于这种状态下的时间至少为480us。 作为从设备的奇迹爱你在接收到系统主设备发出的复位脉冲之后，向总线发出一个应答脉冲，表示从设备已准备好，可根据各种命令发送或接受数据。通常情况下，器件等待15us~60us即可发送应答脉冲（该脉冲是一个60us~240us的低电平信号，它由从机强迫将总线拉低）。 复位脉冲式主设备以广播方式发出的，因而总线上所有的从设备同时发出应答脉冲。一旦器件检测到应答脉冲后，主设备就认为总线上已连接了从设备，接着主设备将发送有关的ROM功能命令。如果主设备未能检测到应答脉冲，则认为总线上没有挂接单总线从设备。 1.3 单总线通信的ROM命令（略） 1.4单总线器件的ROM搜索（略） 1.5单总线通信的功能命令（略） |
|
|
