|
当新年的时钟指向2009的时候，我们半年的实习生活已经落下帷幕。现在回想起来，感觉有很多的收获，也有很多的不足。我觉得我们实习生目前最紧迫的问题就是怎样使自己尽快适应工作环境，融入项目团队。就像一本书《谁动了我的奶酪》里写的，当环境改变后，你也必须做出相应的改变，否则你就不能适应环境，最终遭到淘汰！我们从学生的角色转变到员工的角色，是需要一定的时间，但这个时间是可以缩短的！这就需要我们充分发挥主观能动性，严格要求自己，虚心向老员工学习。
我实习的公司是武汉电信器件公司，成立于80年代初期，至今已经走过二十多年的光辉历程。2008年公司销售额和利润同比07年双双增长30%，这是所有WTD人共同努力的结果。所在的项目组主要从事40G 光收发模块的开发。由部门经理，也是我的导师——胡毅亲自带领。
由于近几年40G高速传输系统在标准、关键技术、设备等方面已经具备规模商用能力。在试验网的基础上，部分运营商已经建设了40G高速传输系统商用网络，全球40G高速传输系统的大规模商用已经开始起步。在北美、欧洲和独联体，主流运营商如Verizon、AT&T、Qwest、Telefonica，以及TransTeleCom等，已经建设了40G高速传输系统商用网络。在中国，两大固网运营商中国电信、中国网通已经开始建设40G高速传输系统，其中中国电信已经开通上海到无锡的40G波分复用商用项目。预计在2009年40G高速传输系统将会被进行大规模部署。随着40G传输系统的大规模商用，40Gbps光模块的需求将会越来越旺盛。公司几年前就开始预研40G光收发模块，目前正逐渐加大研发投入。
我的课题是40G码型发生器，属于40G测试设备。这些年来，以安立、安捷伦、JDSU、SHF等公司为代表的测试仪表厂家，都陆续推出了40G的测试方案，包括用于其光模块的通用误码测试仪、专用的SDH测试仪、示波器、有关光学参数测试仪等，几经改进，已基本上能够满足40G系统的测试要求，为40G的商用提供了完备的测试解决方案。对40G光收发模块的测试来说，40G BERT是必不可少的测试设备。BERT一般包括两部分：码型发生器（PRBS）和误码仪。由于国内从事40G测试设备开发研究的很少，所以码型发生器（PRBS）大部分关键技术被国外厂家垄断。40G码型发生器可以产生27-1或者231-1模式的40Gbps电信号。可用于测试40Gbps光收发模块的电信号部分。可以对光模块的部分电路单独进行测试，不需要级联其它电路。如：可将40G光收发模块分解成复用、驱动、发送组件、接收组件、解复用几个部分，这样就可以单独测试驱动、解复用部分。当然，也可以将这两部分和其它电路级联进行测试。在设计的时候就不用顾虑这几部分开发先后顺序的制约，可以大大加快模块的开发进度。除此之外，码型发生器还可以用于测试高频电缆。码型发生器作为一个整体，在BERT及其它一些测试设备中是一个必不可少的单元。所以可以码型发生器为基础，增加相应的单元，使其具有更多的测试功能。到目前为止，40G码型发生器已经完成结构设计、关键物料的申购、原理图设计，PCB经过第三次评审。
进公司不久，由于项目需求，导师就把我的课题定为40G码型发生器，并给我提供了可参考的解决方案。于是我就开始了课题的研究。本课题中最核心的器件是一个复用芯片，所以我最先开始研究这个芯片。该芯片能将16路2.5Gbps信号复用成一路差分的40Gbps信号，内置一个PRBS发生器，能检测2.5Gbps信号误码。本课题主要使用复用芯片内置的PRBS发生器，经过配置后产生40G信号。课题中待解决的关键问题有以下几个方面：
（1）减小电源纹波：如何将电源部分（尤其是开关电源）的纹波降至最小（小于1%）是个比较关键的问题。电源是否稳定关系到芯片能否正常工作，是否产生相互干扰等；
（2）PCB器件布局：由于本课题包含低频（电源部分）、高频（40Gbps）以及其它一些中间频率，为了使相互之间不产生干扰，布局就显得非常重要。良好的布局能尽量减小不同频率之间的干扰；（3）高频时钟PCB印制线的阻抗控制：本课题涉及到40Gbps信号以及20GHz、10GHz、622MHz时钟。由于这些信号和时钟频率较高，并且质量要求较高（即要求眼图良好）。所以时钟PCB印制线阻抗匹配就显得很重要；
（4）射频连接器的选择和购买：需要选择满足频率、带宽以及符合相关标准要求的射频连接器。由于国内射频连接器品质较差，不能满足需求。所以需要选择国外的产品。对本课题而言，目前存在所需产品信息不是很多，沟通和购买比较困难，供货周期相对较长等问题；
（5）结构和散热：本课题中涉及的电源芯片以及复用芯片发热量都比较大，为了使器件更好的稳定工作，需要良好的结构和散热，将系统的温度保持在较低的状态；
（6）单片机控制：要使复用芯片工作在PRBS模式，必须对其进行配置。
为解决以上关键问题，我进行了不同方面的研究。
（1）首先是研究复用芯片的供电部分。电源部分主要采用电源转换模块。为此，需要了解有关电源转换模块方面的知识。电源转换模块一般分为开关电源和线性电源两种。线性稳压电源是一种的串联稳压器，调整管总是工作于放大区，流过的电流是连续的。所以它的输出电压小，瞬态响应快，外围电路简单。这种稳压器的缺点是承受过载和短路的能力差、效率低．一般只有35～60%。所以调整管上损耗较大的功率，发热量较大。而开关电源工作在开关状态，功率损耗小，效率可高达70%～95%，体积小，重量轻，由于功率损耗小所以散热也小。开关频率工作在几十kHz，滤波电感、电容可用较小数值的元件，允许的环境温度也可以大大提高。但是，由于调整元件的控制电路比较复杂，输出的纹波电压较高，瞬态响应较差。所以开关电源的应用也受到一定限制。该复用芯片有3种供电电压：+3.3V、+1.8V和-3.6V。其中+3.3V通过一组电容滤波电路后直接进入复用芯片。+1.8V通过一组电容滤波和电感后进入复用芯片。-3.6V经过3个电感，分别对复用芯片的VCO部分、VEE部分以及VEEDIGITAL部分供电。这三种供电电压的容差范围是+-5%，纹波《1%。本课题的电源部分采用开关电源芯片和线性电源芯片相结合的方式。+12V转换成-3.6V，由于电流较大，故采用开关电源。最开始采用的方案是采用开关电源将+12V转换成+3.3V，然后用开关电源将+3.3V转换成+1.8V。后来考虑到开关电源输出纹波较大，最后改成采用开关电源将+12V转换成+5V，然后采用线性电源芯片，将+5V转换成+3.3V，+3.3V转换成+1.8V。开关电源的外围电路比较复杂，主要器件有电感、电容和肖特基二极管，电感值和电容值都是需要计算的。电感的主要参数有：电感值，等效串联电阻、饱和电流以及发热阈值电流。电容的主要参数有：电容值、等效串联电阻、耐压值以及均方根电流值。当开关芯片内部的MOS管打开时，肖特基二极管截止；MOS管关闭时，肖特基二极管导通。
（2）对于PCB布局，由于本课题设计到高频时钟线，为了得到较好的电磁兼容效果，我特意学习了有关电磁兼容的书籍和华为PCB的EMC设计。总的来说，PCB布局主要从以下几个方面进行：
1、PCB层的设置：在PCB的EMC设计考虑中，首先涉及的便是层的设置。单板的层数由电源、地的层数和信号层数组成。电源层、地层、信号层的相对位置以及电源、地平面的分割对单板的EMC指标至关重要。适当增加地平面是PCB的EMC设计的杀手锏之一。单板电源的层数由起种类数量决定：对单一电源供电的PCB，一个电源平面就足够了；对于多种电源，若互不交错，可考虑采取电源层分割；对于电源互相交错的单板，则必须考虑采用2个或以上的电源平面。地的层数除满足电源平面的要求外，还要考虑：元件面下面有相对完整的地平面；高频、高速、时钟等关键信号有一相邻地平面；关键电源有一对应地平面相邻。单板层的排布遵循的一般原则是：
a 元件面下面（第二层）为地平面，提供器件屏蔽层以及为顶层布线提供参考平面；
b 所有信号层尽可能与地平面相邻；
c 尽量避免两信号层直接相邻；
d 主电源尽可能与其对应地相邻；
e 兼顾层压结构对称；
其中电源、地平面均能用作参考平面，且有一定的屏蔽作用；但相对而言，电源平面具有较高的特性阻抗，与参考电平存在较大的电位势差。从屏蔽的角度，地平面一般均作了接地处理，并作为基准电平参考点，其屏蔽效果远远优于电源平面。在选择参考平面时，应优选地平面。本课题的单板采用4层结构，顶层为信号层，第二层为地层，第三层为电源层，第四层为信号层。其中关键信号布线在顶层，由于存在高速时钟信号，所以采用ROGERS板材，主要是减小信号在印制线上的损耗。
2、模块划分及特殊器件的布局：一个完整的设计可能包含多种功能的电路模块。在进行PCB设计时，我们可依据信号流向，对整个电路进行模块划分。从而保证整个布局的合理性，达到整体布线路径短，各个模块互不交错，减少模块间互相干扰的可能性。电路布局的一个原则，就是应该按照信号流向关系，尽可能做到使关键的高速信号走线最短，其次考虑电路板的整齐、美观。时钟信号应尽可能短，若时钟走线无法缩短，则应在时钟线的两侧加屏蔽地线。对于比较敏感的信号线，也应考虑屏蔽措施。时钟电路具有较大的对外辐射，会对一些较敏感的电路，特别是模拟电路产生较大的影响，因此在电路布局时应让时钟电路远离其他无关电路。为了防止时钟信号的对外辐射，时钟电路一般应远离I/O电路和电缆连接器。低频数字I/O电路和模拟I/O电路应靠近连接器布放，时钟电路、高速电路和存储器等器件常布放在电路板的最靠近里边的位置。中低速逻辑电路一般放在电路板的中间位置。如果有A/D、D/A电路，则一般放在电路板最中间的位置。有一些基本要点：
a 区域分割：不同功能种类的电路应该位于不同的区域，如对数字电路、模拟电路、接口电路、时钟、电源等进行分区；
b 数、模转换电路应布放在数字电路区域和模拟电路区域的交接处；
c 时钟电路、高速电路、存储器电路应布放在电路板最靠近里边（远离拉手条）的位置。低频I/O电路和模拟I/O电路应靠近HEAD头布放；
d 应该采用基于信号流的布局，使关键信号和高频信号的连线最短，而不是首先考虑电路板的整齐、美观；
e 功率放大与控制驱动部分远离屏蔽体的局部开孔，并尽快离开本板；
f 晶振、晶体等就近对应的IC放置；
g 基准电压源（模拟电压信号输入线、A/D变换参考电源）要尽量远离数字信号；
本课题可分成以下几个功能模块：电源功能模块、高速信号产生功能模块、参考时钟功能模块、单片机控制功能模块、通信功能模块。
（3）高频时钟PCB印制线的阻抗控制：关于阻抗控制，需要了解传输线效应以及影响传输线阻抗的因素等。对于PCB来说，每一段走线都有特定的阻抗值，走线电感是引起PCB上射频辐射的重要因素之一。随着信号传输速率越来越高，PCB走线已经表现出传输线的性质，在集总电路中视为短路线的连线上在同一时刻的不同位置的电流电压已经不同，所以不能用集总参数来表示，必须采用分布参数来处理。特征阻抗是指传输线理论中较为重要的概念，是沿线上分布电容和电感的等效。它的物理意义是，入射波的电压与电流的比值，或反射波的电压与电流的比值。高频时钟PCB走线如果阻抗不匹配，会造成信号的反射，而反射会造成过冲、振铃等现象。过冲集中了较大的能量，而且振铃与过冲包含有大量谐波成分，对EMC产生不良影响。单端走线阻抗与走线宽带、板层厚度、介质介电系数以及铜箔厚度有关；差分走线阻抗与差分线宽、间距、板层厚度、介质介电系数以及铜箔厚度有关。可以用阻抗计算软件，选用适当的模型，计算传输线阻抗。本课题中高速时钟线阻抗匹配的结果为：顶层进行阻抗控制，板厚10mil，采用ROGERS板材，介电系数为3.8，单端线宽22mil，阻抗为50欧；差分线宽15mil，间距10mil，阻抗为100欧。
（4）射频转换器：本课题需要输出40Gbps和20GHZ时钟信号，这些高速信号使用电缆和射频转换器进行输出。射频转换器的主要指标包括：阻抗、频率范围、驻波比。本课题采用的射频转换器为2.92mm/2.4mm。2.4mm兼容V型连接器，是国际上通用的类型。国内厂家生产的射频转换器都不能满足频率要求，所以只能从国外购买。寻找满足要求的射频转换器花费了相当大的精力。
（5）结构和散热：由于复用芯片发热量较大，所以在复用芯片上按照风扇，考虑到+12V转换-3.6V电源芯片发热量也较大，故采用侧面风扇给整个系统散热。风扇相对的面增加散热孔。良好的散热是器件正常工作的必不可少的条件。
（6）单片机控制：由于复用芯片工作在PRBS模式，所以需要进行相应的控制。采用51内核的单片机C8051F311，对复用芯片相应功能的管脚进行高低电平控制。
以上是课题所涉及的关键技术及其解决方案。接下来的工作是PCB制板，然后进行相应的电路测试。在实习期间，还制作了印度387模块的测试板，以及寻找用于40G光收发模块的软电缆组件。
通过半年的实习生活，我基本融入了项目开发团队，巩固了基础知识，增长了知识面，对项目开发流程有了比较清楚的认识。但同时发现自己还存在很多的不足：对EDA工具（Protel99）使用不熟练；需要掌握CAD工具以及一些仿真工具；需要了解和高速信号有关的知识：如高速信号电平以及高速信号的PCB设计技巧。需要了解光纤通信基本器件的工作原理：如激光器、驱动器、调制器、PIN。以前上课时只是简单的了解，现在要结合实际电路，了解这些器件的具体应用。在以后的实习生活中，我要再接再厉，争取更大的进步！
|
