RDL 层用途

無線掌上型產品產業正在迅猛發展，與之俱來的是對高頻寬消費類產品的需求，這些產品具有處理電子郵件、高速資料下 載、遊戲、簡訊服務(SMS)、JPEG圖像檔、Java程式、和絃鈴聲等功能。要高速實現這些功能當然需要高速記憶體，諸如低功耗可移動的DRAM、 PSRAM和NOR或NAND結構的快閃記憶體。這類記憶體可以處理頻寬所要求的資料讀寫，並且比傳統記憶體更加便攜耐用。除此之外，隨著第三代行動通訊 (3G)和智慧手機的悄然臨近，手機供應商們還將給他們的產品添加掌上電腦(PDA)的功能。
消費類電子產品趨勢以及系統設計中功耗問題的解決，使得積體電路製造陷於種種壓力之中。設計尺寸的逐年縮減，也使得這種情況日益複雜。因此，封裝工程師就必須不斷地尋求更好、更有效的解決方案。

製造面臨的挑戰
製程的快速發展，滿足穩定可靠、更便宜、更輕便等需求的同時，製程能夠勝任電子產品的更高的資料處理能力，也就是說具有更高速的系統時鐘。而系統時鐘則與基本元件的性能直接相關。
數 位電路時鐘頻率的不斷提升，一個主要問題是如何處理由晶片內部元件到板級的信號，以及互連方式的選擇。元件內互連或鍵合方式將直接影響時鐘速度，合理的互 連和壓焊可以提升時鐘速度，反之則會降低時鐘速度。因此壓焊的長度應該保持儘量短，以保證高度的信號完整性。元件靜態動態電流也必須考慮，系統設計者還必 須做功耗預算。例如，高擴散係數的壓焊介質會導致功率損耗。總體上，由於壓焊互連負面影響功率預算所導致的任何功率損耗都非常嚴重，最終將大大降低手持無 線設備的待機時間，需要經常充電。
RDL(Redistribution Layer)應用於壓焊點位置受嚴格限制的IC，更改這種IC 壓焊點位置會改善功耗。功耗很敏感的應用積體電路，包括如微控制器、數位基頻晶片、EPROM、快閃記憶體等，將得益於RDL技術。
RDL 技術可以重新安排壓焊點到晶片上任何合理的位置。採用RDL技術，傳統的通過晶片中心的壓焊可以被重新分配到晶片的周邊(兩側或者任何一側)。這種改變的 一種好處在於，通過這種變化，系統和封裝設計師可以更加靈活的考慮系統級封裝(SiP)方面的晶片的放置，比如晶片可分別以垂直堆疊、交錯堆疊、並排堆疊 的方式排列。
由於PCB版面積的限制，結合覆晶封裝技術的RDL也受到堆疊式封裝的青睞，這裏主要的例子還是手機。堆疊晶片或堆疊封裝可以集積CMOS圖像感測器、MP3播放器、視頻資料流程處理，這樣便使得設計的功能更加完善，競爭力更強。
以 DRAM為例，對於以語音資料處理為主的手機，由於DRAM功耗低、訪問速度快，設計師多使用它做設計。為了獲得更高的頻寬，設計師將低功耗的DRAM堆 疊。但是，DRAM堆疊在一起非常困難，這是由於傳統的JEDEC的壓焊結構引出腳的位置複雜(down the center and across each end，這個結構安排是為了保證靈敏放大器和其他電路結構能夠在記憶體陣列中央)。採用RDL技術可以重新佈置低功耗DRAM壓焊點的位置，用以倒裝晶片 形式的封裝。

RDL的方案選擇
RDL製造技術包括金屬選擇：單層鋁，或者單層或多層銅。對於大多數設計來說，已經證實，鋁的導電性能已經足夠了。但相對來講，銅的導電性能更好。
多 層銅可以達到3mm以上的厚度。銅愈厚其承載電流的能力就越強。按照12mm線寬和13mm間距的規範設計的封裝，可以在製程得到良好的控制，並且獲得良 好的成品率。目前可以將尺寸壓縮到10mm，但是這時製程能力、可靠性、以及製造方面的因素需要重新考慮。多層薄膜RDL技術是另外一種選擇，它允許四層 設計和重新分配，適合於技術上前段的鍍銅和矽片上植焊球的製程。
多金屬鍍層方案允許設計師在配線的同時，考慮到被動元件，添加集成的被動元件如電阻、電感和小電容(圖二)，相應線間距的比例是6:10:6或者10:10:10。

RDL的特性
使 用RDL技術時，工程師必須考慮不同的設計可能有不同材料特性，這會影響元件的信號完整性和製造難度。舉個例子來講，材料特性會嚴重的影響互連電容，這會 使信號完整性發生變化，最終導致元件不能正常工作。這裏，我們可以採用模擬的方法，來說明電介係數與頻率有關。設計工程師憑經驗早已發現，頻率達到 10Ghz時，通常頻率回應不會有變化，但是如果互連設計的很糟糕，那麼頻率特性會在電容過大的情況下變得很差。
對某種給定材料採用多極子加速邊 界元方法，通過軟體(Ansoft公司Maxwell Q3D Extractor)進行模擬，計算材料的電阻和電感。圖三的例子中，對BCB(benzocyclobutene)作分析發現，介電係數和擴散係數都是 頻率的函數，資料表明頻率升高到10Ghz並沒有衰減。
RDL技術的機械特性取決於晶片的大小，並且與板級可靠性直接相關。例如，一個7mm x 7mm的晶片在下面無底部填充時，能承載500次-40～125度的熱迴圈(IPC-9701 TC1)，或3000次0～100度的熱迴圈(IPC-9701 TC3)。如果應用需要在TC1溫度下工作，工程師可以使用晶片底部填充的方式以緩解熱迴圈的應力，提高板級可靠性。當填充不能作為選擇方案時，應用設計 需要使用覆晶封裝的BGA或是其他可行的封裝。
採用RDL，主要電流通路通過晶片頂部，然後通過焊球鍵合，80%的散熱將在鍵合球接觸處。成功的散熱設計，是鍵合球與襯底之間的合理互連設計。為了保證晶片的散熱，金屬分佈的尺寸必須與晶片的總電流和頻率相容。
正確使用RDL技術，可以改善晶片的熱性能、減小阻抗、限制感抗，而後者原來只能寄希望於採用TSOP或其他半導體封裝形式。RDL技術通過優化連線長度的設計和材料的選擇來實現這些目標。?

成本與性能
晶 圓級CSP 的RDL層的應用，需要做縝密的成本權衡分析。儘管從材料這方面看，使用凸點銅RDL非常昂貴。但是，相對與傳統的、分個或一排裸晶片處理的封裝方式，使 用RDL可以一次性處理晶圓上的所有的晶片，反而具有成本優勢。此外，RDL技術潛在的減少了襯底上的層數，如果合理應用可以避免可靠性的問題。提供整體 上良好的信號完整性的同時，RDL也具有成本優勢。
RDL的另外一個成本上的優勢是，晶圓的設計生命週期能夠通過RDL技術得以延伸，而不用進行昂貴的矽的重設計。採用RDL通常伴隨的是最小化不可重複性的成本開銷，因為晶圓的重新設計意味著要更換所有的光罩。SST-AP/Taiwan