|
摘要：回顾了异步集成电路设计发展的历史，阐述了当前异步集成电路重新引起重视的原因，总结了异步集成电路的优势，并对异步集成电路设计方法进行了简要地概括，介绍了实用的异步集成电路芯片，最后分析了异步集成电路面临的挑战，并揭示了它今后的发展方向。 关键词：异步集成电路；集成电路设计；设计方法 1 引言 集成电路设计之初，并没有同步和异步的区别，研究的重点在于“mechanical relay circuits”[1]。70年代后，同步设计因为概念简单、设计方便，逐渐成为设计的主流方案。在这一时期，异步集成电路的研究仅仅停留在理论上，研 究的出发点也仅仅是它与同步电路不同。90年代初期，同步电路设计仍然占据着数字集成电路设计领域的主导地位，但是由于电路设计规模的扩大和生产工艺的限 制，原先可以忽略的互连线之间的延迟、时钟树的负载等已经变得越发突出。设计方法上也面临着很多难以解决的问题（比如，时钟skew问题）。这时，异步电 路设计方法重新引起了设计者的重视，与先前为纯粹追求不同的理论而进行的研究已经大不相同，在一定程度上，已经可以作为实际应用中的理论依据和CAD辅助 工具。在应用方面，一些面向商业应用的异步集成芯片的出现也有力地证明了异步集成电路在某些方面存在的优势。 2 发展历程 2.1 创建理论基础50年代是组合逻辑和有限状态机时序电路时代。异步电路的研究开始是从分析时序电路的输入约束条件开始的，这也是当时开关理论研究领域中的一 部分。Huffman首先指出，为了使一个时序电路能分辨出输入的变化，要求这个电路的输入信号之间必须有一个最小的时间间隔。也就是说，存在两个时间段 d1和d2，其中d1＜d2。当输入信号之间间隔小于 d1时，不能被电路分辨出来；当间隔大于d2时，才可以分辨；当间隔大于d1而小于d2时，会导致时序电路功能的不确定。基于这种分析出现的一类电路形式 称为Huffman电路。 同一时期，Muller[2,3]提出了另外的一类电路形式，与现在的异步电路形式极为接近。实际上，他提出了使用完成信号，对于Muller电路，仅仅 在完成信号有效后，输入信号才允许发生变化。 2.2 创建应用基础Huffman和Muller的先导工作，激起了开关电路领域对异步电路的广泛研究。其中，Unger[4]的工作是最有创造性的。他给出了 设计单输入变化异步时序电路的详细方法，并提出多输入变化电路设计时，需要考虑的一些因素。他的工作对随后异步电路的实用化产生了很大的影响。例如，几个 早期的主流计算机MU-5和Atlas[5]是完全用异步电路实现的异步系统。 60年代，一项重要的工作是Macromodule Project，它有力地证明了异步电路模块在组合构成系统时模块化带来的优势。当时创建了一组数字模块，用这组模块不仅可以很快地组建成通用计算机，而 且可以用于构建专用计算机。这个计划的研究成果给后来大量模块化的设计方法奠定了重要的基础。 另一项有价值的开创性工作来自Chuck Seitz。他提出了使用Petri网作为设计和分析异步电路的体系。其后，他在Utah大学和CalTech的教学过程，引发一大批学生对异步电路产生 了浓厚的兴趣。他的影响促成了世界上首台异步Dataflow计算机和包含异步硬件的商用系统——Evans & Sutherland LDS-1（首台专用图形计算机）的出现。 2.3 VLSI时代异步系统的研究 70年代后期到80年代，由于工艺技术的发展，数字集成电路的设计规模从LSI向VLSI发展。同时，设计方法也面临着很多挑战，结束了半导体行业提供单 个逻辑单元，由电路系统设计者利用这些单元进行逻辑设计，然后构成电路系统的设计流程。这一时期，由于同步集成电路的设计模型简单，设计方法统一，CAD 工具日趋成熟，绝大部分设计、研究都集中在同步集成电路上，而异步电路的研究还仅仅局限于一些特殊模块和理论研究。2.4 EDA时代随着工艺技术的持续发展，最小线宽逐渐减小，同时单芯片的尺寸却逐渐增大。特别是进入深亚微米以后，连线延迟的影响越来越大，使同步设计中的时 钟skew问题越来越难处理；芯片的密度和规模的增加，功耗问题给电池供电和散热都提出了更高的要求。 从80年代后期到90年代中后期，异步电路被重新引起重视。异步电路的复兴，由研究设计方法开始。设计方法的自动化为异步电路的实现提供有力的支持，出现 了Locally-clocked machine、Tagram、3D-machine Micropipeline等较实用的设计模型和方法。利用这些方法设计出的异步集成电路AMULETⅠ、Ⅱ、Ⅲ验证了异步集成电路低功耗的优点 [6]，RAPPID则是异步集成电路在高性能方面的应用。 2.5 SoC时代超大规模和低功耗是21世纪的一个突出问题。超大规模要求集成电路设计必须依靠EDA工具来完成，低功耗则要求采用新的系统和电路结构。异步集 成电路在这方面的优势是功耗效率高、电路组织形式灵活，但主要的问题是缺乏固定的设计流程和设计工具。SoC设计是以IP模块为基础的，这些模块有 MCU、DSP、MPEG解码器、ASIC模块等。根据任务要求的不同模块往往使用不同的时钟频率，如何有效地互连这些模块，使其能正确、有效地工作，是 SOC设计中主要的问题。在异步集成电路系统中，各子模块的关系仅仅是接口互连关系，要求互相连接的接口符合异步系统要求的时序规范，而模块内部的时序关 系与步长可以独立决定。异步电路SOC设计为IP互连提供了潜在的有效连接方式。3 特点和优势 3.1 特点在分析异步集成电路特点之前，我们先来看一下同步集成电路的特点。同步集成电路中，所有时序电路模块的时序由一个总体的时钟统一控制；时序模块间的组 合逻辑模块在一个时钟的有效跳变沿到来后开始工作，在下一个跳变沿到来之前完成工作。 异步集成电路与同步集成电路不同，它通过使用大量本地握手信号来完成整个电路的时序控制工作，每个电路模块在握手信号的有效跳变沿后开始工作，在工作完成 后产生相应的完成信号。 3.2 优势[7]（1）模块化特性突出，在设计复杂电路时具有内在的灵活性。用同步方式设计的电路模块在互相连接组成较大电路系统时，因为系统时序受整体时钟的 控制，往往需要在模块内部进行时序调整或重新进行时序设计。异步电路则使用握手信号进行模块内部与模块间的通信，采用相同握手协议的电路模块可以方便地直 接互连，组成较大的电路系统，不需要重新进行时序设计；系统中模块在不改变接口协议的条件下，可以独自进行优化而不会影响到系统行为与系统时序。 （2）对信号的延迟不敏感，对小线宽集成电路工艺适应性较强。当集成电路线宽达到深亚微米时，由引线电容负载与引线延迟造成的信号延迟会超过由电路单元造 成的延迟，占据主要地位。在这种情况下，完成电路的物理设计之前无法得到较准确的电路延迟信息，需要重新设计电路逻辑甚至是电路结构以满足时序要求。异步 电路使用握手信号进行通信，电路的延迟只会影响工作速度，而不会影响电路行为，电路的物理设计比较简单，并且对工艺偏差不敏感。 （3）可避免时钟skew问题。随着单芯片系统的增大和互连线延迟在整个电路延迟中所占比例的增大，同步电路的时钟skew越来越难控制，设计难度越来越 大。异步电路用大量本地时序控制信号取代整体时钟，避免了时钟设计问题。 （4）有潜在的高性能特性。同步电路工作时需要考虑电路的最坏情况延迟，而异步电路的性能则由电路的平均延迟决定，理论上比同步电路可以达到更高的速度。 在小线宽集成电路工艺中，由于工艺误差，电路延迟散布较大，异步电路有可能达到比同步电路更好的性能。 （5）有电磁兼容性好的优点，因为其辐射频谱含能量少且分散性好。CMOS电路仅仅在开关时产生电流，而同步电路的时钟使电路同时开关，造成很大的瞬时电 流，这样就产生了很强的电磁干扰。而且，时钟的固定周期使这些能量集中在时钟基波和其谐波附近的很窄的频谱范围内。异步电路的每个单元在收到其他部分的输 入信号后才开始工作。这样，电路中没有类似同步电路在特定时刻上的大电流瞬时值，仅仅产生一些在时间上分布的小电流峰值，辐射功率也小。而且，电路的工作 没有锁定在一个固有的频率上，使辐射功率不会集中在特定的窄带频谱中，而是大范围均匀分布。 （6）具有低功耗的特性。同步电路在整体时钟控制下工作，时钟工作频率必须满足最大负荷的要求，造成功耗浪费。同步的门控时钟技术只能进行大范围粗略控 制，降低功耗的效果有限。异步电路则由数据驱动，仅在需要处理数据时才消耗能量，具有低功耗的潜力。而且异步电路可以在零功耗无数据状态与最大吞吐状态之 间迅速切换，不需要任何辅助。 4 设计方法异步逻辑电路从功能和结构上也可以象同步逻辑电路那样分为控制器和数据通路两个主要部分。控制器主要是实现异步时序的控制和控制序列的生成；数据 通路主要实现数据的运算和完成信号的产生。因此，异步控制器的设计方法和数据通路的设计方法侧重点不同。异步控制器的设计方法主要侧重如何解决时序的自动 控制，异步数据通路的设计方法则侧重如何产生完成信号。 4.1 异步时序4.1.1 握手协议的确定 异步集成电路没有时钟，这就需要一种相应的方式来控制时序，这种控制时序的方式叫做握手协议[8]。 绝大部分异步集成电路使用的握手协议包含两种控制信号：请求（request）信号和应答（acknowledge）信号。请求信号启动一个工作，应答信 号表示工作完成。这两个信号可以完成系统中所有运算的时序控制。 用电路实现握手信号，需要把交替出现的请求和应答信号编码成控制线上的电平或电平变化，常用的编码方法有两种：2相握手协议和4相握手协议，见图1和图 2。4.1.2 数据编码和传输方式 在异步电路中，数据的传输往往与握手信号有一定的关系，受握手信号的控制，或者产生部分握手信号。因此，不同的应用环境需要不同的数据编码，形成不同的数 据传输方式。 数据编码和传输方式也有两种选择：双线编码协议和Bundled方式。两种编码方式均可以与2相握手协议或4相握手协议组合工作，共同完成数据的传输，见 图3、图4。4.2 控制器的设计方法逻辑电路从结构上可以看作是用连线按照一定的规则互连逻辑门单元构成的电路网络。数字逻辑电路设计是找出一个符合系统功能和性能等要求的 电路网络的过程。在这个过程中，从功能出发到结构描述，不可避免地要实现从功能描述到对应相同功能的结构描述的转化过程，这个过程一般称为综合。 在综合的过程中，需要一定的电路模型。这个电路模型作为电路从功能到结构的综合过程的一个中介。但由于异步电路现在存在几大设计流派与描述方法，如基于变 化的方式、基于图论的方式、基于Petri网的方式和基于AFSM的方式等。这些方法都可以实现异步集成电路，但这些方法也都存在一些缺陷：基于变化的方 式不能进行整体优化，基于图论和Petri网的方式不能描述较复杂的系统，基于AFSM的方式需要验证其正确性的专用工具。 4.3 数据通路的设计方法数据通路设计包括两个方面：数据通路子单元的设计和数据通路子系统的设计。 数据通路子单元属于特殊的组合电路，例如 ALU、加法器和乘法器等。这些单元模块实现时，主要考虑两方面：输入输出数据如何编码和完成信号如何产生。 异步电路模块必须在工作完成后产生应答信号，这要求设计异步电路时，除完成应有的数据处理功能外，还需要增加一部分电路产生完成信号，作为需要输出的应答 信号。完成信号的产生没有普遍适用的方法，但有多种方法可以有效地用在不同的应用环境中。 数据通路子系统是包含数据通路子单元和一定的时序控制单元的特殊子系统，例如数据通路的流水线结构。设计异步数据通路子系统，常用的是 Sutherland提出的微流水线结构。 5 实际应用 随着异步集成电路设计方法的研究和发展，出现了很多实用的集成电路，这些成功的实例证明了异步集成电路的优势。其中主要的是通讯领域的低功耗设计和计算机 领域的高性能设计。 国外在异步集成电路研究方面已经取得了不少成果，很多大的公司也在着手这方面的研究。如SUN的Micro Systems Labs就提出了一种新的处理器结构——Counterflow Pipeline Processor。Philips Labs致力于应用异步电路自动综合来设计低功耗集成电路，在异步电路CAD方面报道了一系列的自动工具，如无冒险逻辑综合工具等。 在异步处理器方面，有AMULE、MiniMIPS、微控制器异步80C51等。国内复旦大学也报道了异步PIC微控制器的实现。Philips公司的异 步80C51 已经进入实际应用[9]。实践证明，异步处理器较同步处理器在功耗方面有一定的优势。 在数字信号处理方面也有异步DSP与异步数据通路的报道，应用异步处理方式可以降低运算功耗[10] 。 在同步电路中也可以应用部分异步处理单元，如应用在高性能处理器中的异步指令长度译码器，可以提高电路处理速度。另一方面也可以应用于特殊场合，如通讯设 备待机电路、助听器IFIR滤波器、CD机译码电路、异步智能电路、异步DCT[11]等。 6 面临的挑战 虽然异步集成电路具有很多的优点，但它在超大规模集成电路应用方面，还面临着许多挑战。 发挥异步集成电路的优点需要合适的应用系统。异步集成电路应用中，最突出的两个优点是低功耗和潜在的高性能，但这优点不是无条件的。异步集成电路没有整体 时钟，使用本地握手信号进行时序控制，需要增加一些电路模块来完成这些工作。这些附加的电路模块往往会对功耗和性能产生负面影响。因此,发挥异步集成电路 低功耗和高性能的特点需要合适的应用对象，比如，在待机很频繁的场合容易实现低功耗；在平均性能与最差性能相差较大的场合，有利于实现高性能。 异步集成电路设计没有统一的设计方法和成熟的EDA工具。现有的异步集成电路的设计方法，大部分是针对集成电路中某些局部问题的解决方法。超大规模集成电 路设计的一个重要特征是EDA工具的广泛应用，同步集成电路的EDA工具已经相当成熟，而异步集成电路设计的工具仅仅局限于某些部分的算法研究和自动化 [12]。 因此，在集成电路发展到超大规模和SOC时代后，主要的问题是解决面向超大规模集成电路的异步集成电路设计方法，以及选择合适的领域发挥它的优点。 7 结束语 随着集成电路技术的发展进入深亚微米以后，器件的尺寸不断缩小，单芯片的集成容量不断扩大，同步集成电路设计将面临着诸多困难。在这种情况下，异步集成电 路低功耗、潜在的高性能和便于模块化设计的优点已经逐渐地显现出来。但现有的异步集成电路设计方法还不能满足当前超大规模集成电路设计的要求。因此，设计 和研究异步集成电路，发挥异步集成电路的优势，具有较强的研究和应用价值。 （转自 中电网） |
|
|
