可测试性技术的现状与未来
温熙森 胡政 易晓山 杨拥民
摘 要：可测试性是同可靠性、维修性相并列的一门新型学科和技术，其发展和应用对于提高产品的质量，降低产品的全寿命周期费用具有重要意义。本文介绍了可测试性技术的产生、内涵与关键技术、发展历程及现状，并对其未来发展方向进行了预测。
关键词：可测试性，可测试性设计，机内测试
Current Status and Future of Testability
Abstract：Testability is a new type of theory and technology that is parallel to reliability and maintainability.Its application can greatly improve the quality of industrial products and reduce their total life-cycle cost.At first,the origin and conception of testability are briefly discussed.Then,its developing process and research status are summarized.In the final,its future developing trends in the 21st century is to looked forward.
Key words：testability,design-for-testability,built-in-test▲
1 可测试性技术的产生
可测试性的概念最早产生于航空电子领域。较早的航空电子设备的测试过程通常采用以分析输入/输出端口为主的“黑箱”方式进行。随着电子设备功能和结构日益复杂，可靠性、维修性要求日益增高，“黑箱”方法已越来越难以满足需求。为此，要求测试人员以更积极的方式介入测试过程，不仅要承担传统测试中激励生成者和响应分析者的角色，而且要成为整个测试过程的主导者和设计者，通过改善被测试对象的设计使其更便于测试，即提高被测对象的可测试性。这种可测试性的思想和概念最早由F.Liour等人于1976年提出［1］。随后，美国国防部相继颁布了MIL-STD-471A通告II——《设备或系统的机内测试、外部测试、故障隔离和可测试性特性要求的验证及评价》［2］、MIL-STD-470A——《系统及设备维修性管理大纲》［3］、MIL-STD-2165——《电子系统及设备的可测试性大纲》［4,5］等一系列与可测试性相关的标准规范。其中，MIL-STD-2165可测试性大纲将可测试性作为与可靠性及维修性等同的设计要求，并规定可测试性分析、设计及验证的要求及实施方法，该标准的颁布标志着可测试性作为一门独立学科的确立。
可测试性概念提出后，相继用于电子产品诊断电路设计及研究等各个领域。可测试性技术不仅对维修性设计特性产生重大的影响，而且影响到系统的效能及全寿命周期费用［6～10］。
2 可测试性技术的内涵与关键技术
2.1 可测试性的内涵
可测试性大纲［5］将可测试性（testability）定义为：产品能及时准确地确定其状态（可工作、不可工作、性能下降），隔离其内部故障的设计特性。以提高可测试性为目的进行的设计被称为可测试性设计（DFT：design for testability）。对于可测试性的内涵，需从如下几个方面进行理解。
2.1.1 可测试性描述了测试信息获取的难易程度
可测试性包括两方面的含义：一方面，便于对产品的内部状态进行控制，即所谓的可控性；另一方面，能够对产品的内部状态进行观测，即可观测性。实际上，可控性和可观测性所描述的就是对产品进行测试时信息获取的难易程度。传统的“黑箱”功能测试方法的根本缺陷就在于它难以获取有效表征被测对象内部状态的信息。
2.1.2 可测试性是设备本身的一种设计特性
同可靠性（reliability ）一样，可测试性也是设备本身所固有的一种设计特性［4～8］。设备的可测试性并不是可测试性设计所赋予的，产品一旦设计生产出，本身就具备了一定的可测试性。正如可靠性可以通过MTBF等可靠性指标度量一样，可测试性也可以通过可控性、可观测性指标来度量。要改善产品的可测试性指标，必须在产品设计阶段就进行良好的可测试性设计。
2.1.3 可测试性技术的最终目标是提高产品的质量和可靠性，降低全寿命周期费用
降低产品的费用，追求产品的高质量是工业界的永恒主题。目前，单纯合格与否的传统质量标准已转变为综合了性能指标、可靠性及可用性（availability）指标要求的“完整质量”概念，而传统的仅考虑产品设计和生产费用的产品费用则被“全寿命周期费用”的概念所替代［11］。全寿命周期费用包括产品整个生命周期中从概念形成到报废处理全过程的费用。
可测试性技术的应用可以极大地提高产品的“完整质量”，降低其全寿命周期费用。一方面，在产品设计阶段，可以对产品设计原型进行虚拟测试，验证设计方案，排除可能的设计缺陷；在生产阶段，可以对产品进行全面的测试，排除产品的潜在故障，从而降低使用过程中的故障率，提高其质量和可靠性；另一方面，可测试性技术可以缩短产品研制、试验和评价的周期，降低产品的研制费用，提高产品的可用性指标，减少产品的维护和保障费用，从而降低产品的全寿命周期费用。
2.2 可测试性的关键技术
2.2.1 可测试性度量
要提高产品的可测试性，首先要对产品的可测试性水平进行描述，也就是进行可测试性度量。可测试性度量方法需满足精确性和简单性两个要求。所谓精确性是指可测试性度量方法能准确地预计产品测试程序生成的困难，并且定位到产品的某一部分，从而便于对产品设计进行更改。而简单性要求则是指度量可测试性的计算量应小于测试程序生成的计算量，否则，可测试性度量方法就会失去实际的应用意义。目前的可测试性度量方法主要是针对数字电路系统，包括：SCOAP测度、STAFAN测度、PREDICT测度、动态的COP测度、动态的SCTM测度，等等［14～16］。
2.2.2 可测试性机制的设计与优化
可测试性设计的过程就是将某种能方便测试进行的可测试性机制引入到产品中，提供获取被测对象内部测试信息的渠道。显然，合理、有效的设计可测试性机制是成功提高产品可测试性水平的基础。现有的可测试性机制设计方法包括：LFSR方法、电平灵敏设计、IDDQ技术、边界扫描机制，等等［6～10,12～16］。可测试性机制的引入可以提高系统的可测试性指标，降低产品的全寿命周期费用，但同时也会在一定程度上提高产品的成本。因此，综合权衡可测试性机制的性能和费用，进行可测试性机制的优化设计是可测试性技术能否成功应用的另一个重要因素［10,17］。
2.2.3 测试信息的处理与故障诊断
为了实现提高产品质量和可靠性，降低系统全寿命周期费用的目标，要求可测试性技术能够方便、快捷地获取有关被测产品状态的信息，确定产品工作正常与否、性能是否良好、是否存在故障以及存在何种故障，以便于采取调整设计、排除故障、更换备件等后续行为。
在对复杂的对象进行测试时，难点往往不在于如何获取测试信息，而在于如何对所获取的大量信息进行处理。例如：对于一个具有N个测点的数字电路而言，所能获取的测试信息的总量为N*2N位，随着N的增大，测试信息总量呈指数增长。显然，能否对所获取的测试信息进行有效处理并对可能存在的故障进行精确诊断，是可测试性技术成功应用的关键。
3 可测试性技术的发展历程与现状
可测试性技术自出现以来，得到了迅速的发展，按可测试性机制的特点及出现时间，大体可以分为三个发展阶段，即特定目标可测试性设计阶段、结构化可测试性设计阶段和标准化可测试性设计阶段。
3.1 第一代DFT技术：特定目标可测试性设计
第一代可测试性设计技术以外部测试和特定目标可测试性设计方法为基础［6～10,12～16］。特定目标可测试性设计（Ad-hoc DFT）是指：针对特定功能和结构的电路板进行可测试性预计，判断其是否符合可测试性要求，若不满足，通过改善电路的设计方案来提高其可测试性，直至满足要求。特定目标可测试性设计主要采用外部测试方法，测试向量的输入和测试响应的输出均通过被测设备的输入/输出端口进行操作，对被测对象内部节点的控制和观测则采用以测试针床为基础的在线（in-circuit）测试技术。其主要缺点如下：
(1) 设计同系统的具体功能和结构紧密相关，对较复杂的系统进行设计的难度大、周期长；
(2) 难以实现时序电路的测试；
(3) 需要专用针床和测试仪器，成本高，测试时有可能会损坏电路中的元件；
(4) 随着芯片管脚间距的减小以及SMT（surface mounting technology）技术、MCM（multi-chip module）技术的发展，采用物理接触的针床测试方法的适用范围日益减小。
目前，特定目标可测试性设计已逐渐被其他的可测试性技术所代替。尽管如此，对于分离元件较多、复杂程度较低的电路而言，特定目标可测试性设计方法仍然是一种不可或缺的方法。
3.2 第二代DFT：基于扫描设计的结构化设计
我们知道，要完成某种系统功能可以采用不同的电路结构实现。传统的设计思想是尽量选用较为紧凑和简化的结构。然而，由于电路的可测试性同电路的结构密切相关，上述方法在设计中没有充分考虑结构对电路可测试性的影响，所设计出的电路的可测试性往往较差，将极大地增加可测试性改善设计的难度，这正是特定目标可测试性设计方法的根本缺陷。
结构化可测试性设计是一种新的可测试性设计策略［6～10,12～14］，其主要思想是：从可测试性的观点出发，对电路结构提出一定的设计规则，使得所设计的电路更容易测试。结构化可测试性设计通常采用扫描设计的方法进行，有多种具体的实施方法，包括：电平敏感扫描设计、扫描通路、扫描置位，等等［6～10,12～16］。它依然存在如下的缺点：
(1) 可测试性设计的过程仍较复杂，设计周期较长，成本较高；
(2) 主要采用外部测试的方法，自动化程度不够，成本仍然较高；
(3) 不同的产品设计厂家采用不同的设计方法，相互之间不兼容，产品的维修性较差。
3.3 第三代DFT：基于边界扫描机制的标准化设计
鉴于结构化可测试性设计方法的上述缺点，有必要开发一种更为简单的、标准化的可测试性设计方法。为此，从1986～1988年，以欧洲和北美会员为主的联合测试行动组织（JTAG：joint test action group）率先开展了边界扫描技术的研究，提出了一系列JTAG边界扫描标准草案。1990年，IEEE组织和JTAG组织共同推出了IEEE 1149.1边界扫描标准［18,19］。
IEEE 1149.1定义了一种标准的边界扫描结构及其测试接口，其主要思想是：通过在芯片管脚和芯片内部逻辑电路之间，即芯片的边界上增加边界扫描单元，实现对芯片管脚状态的串行设定和读取，从而提供芯片级、板级、系统级的标准测试框架。边界扫描机制可以实现下列目标：
(1) 测试电路板上不同芯片之间的连接；
(2) 测试芯片及电路板的功能；
(3) 应用边界扫描寄存器完成其他测试功能，如伪随机测试、特征分析、低速静态测试等；
边界扫描机制提供了一种完整的、标准化的可测试性设计方法。自从边界扫描标准出现以来，市场上支持边界扫描机制的芯片及设计开发软件与日俱增，其应用越来越广泛［10,19］。需要指出的是，边界扫描机制适用于集成度比较高的电路，对于集成度较低的电路而言，采用结构化可测试性设计方法有可能会得到更为优化的设计结果。
4 可测试性技术的未来发展趋势
可测试性的概念和技术自20世纪70年代中期出现以来，迅速得到了学术界及工业界的承认和接收，并得以广泛应用。可测试性已成为一门与可靠性、维修性并列的独立学科与技术。展望21世纪，随着新的可测试性设计思想的引入，新的可测试性机制的采纳以及新型智能测试信息处理方法的开发，可测试性技术的应用领域将会得到极大的拓展，并逐步走向成熟与完善。
4.1 新的可测试性设计思想
随着科技与经济的发展，为提高产品的质量和竞争力，传统的纵向设计流程必然让位于“并行工程”设计［10,11］。在并行工程设计环境下，可测试性技术的内涵与设计策略得到了拓展与丰富。如图1所示，在并行工程设计环境下，测试不仅包括了传统意义上的制造阶段以质量保证为目的的测试和使用阶段以诊断维修为目的的测试，而且还包含了产品设计实现阶段以设计验证为目的的测试，以及产品的概念设计和体系结构设计中的可测试性设计过程。并行工程设计环境下可测试性设计策略主要包括：系统可测试性的分级建模与描述策略、可测试性的递阶设计策略以及基于虚拟测试技术的可测试性设计验证策略。
图1 并行工程设计环境中“测试”概念的拓展
4.2 新的可测试性机制体系结构
90年代中期推出的递阶集成BIT（HIBIT：hierarchical and integrated BIT）是一种新型的系统级可测试性设计策略，它又被称为第四代的测试性设计技术［7,10,21～22］。所谓HIBIT设计是指所设计的可测试性机制具备同系统一样的递阶层次结构，即具备包括系统级、子系统级(LRU)、电路板级、多芯片模块级(MCM)和芯片级的层次结构，不同层次的可测试性机制之间通过测试总线相连，如图2所示。实质上，HIBIT技术是边界扫描技术的一种延伸，在HIBIT中，板级测试利用IEEE 1149.1边界扫描标准进行，而设备级、系统级的测试则通过IEEE 1149.5 MTM总线进行。
图2 递阶集成可测试性机制
采用分级递阶与集成可测试性机制便于进行“并行工程”的设计与开发，其主要优点是：便于测试性需求指标的分级分配；便于实现测试复用；便于实现并行分布式的测试进程，提高测试速度。实际上，HIBIT的最大特点就是引入了“并行过程”的设计思想，在HIBIT中采用了并行设计、可复用设计以及虚拟原型设计等并行工程设计方法，这是可测试性设计思想的一次飞跃。
4.3 新的测试信息处理技术与故障诊断方法的应用
由前述分析可知，可测试性应用的关键在于对测试信息进行有效处理，而现有的测试信息处理方法存在故障诊断能力差、虚警率高等问题。为此，有必要将神经网络、专家系统等智能理论引入可测试性技术中，研究新型的测试信息处理技术与故障诊断方法，这是可测试性技术的未来研究重点之一［10,11,22～24］。智能测试信息处理方法主要体现在三个方面：在测试信息的获取阶段，应用数据层信息融合的方法，对通过不同测试手段获取的测试信息进行证实与融合，提高测试信息获取的质量；在信息处理阶段，综合应用数据压缩方法、基于状态模型方法、谱分析以及神经网络方法等，提取准确表征被测对象故障状态的特征信息；在诊断决策阶段，应用马尔可夫模型、神经网络、专家系统等方法，并综合被测对象的环境信息及历史信息进行智能决策，尽可能地消除测试过程中存在的虚警问题，对故障进行精确定位。
4.4 新的应用领域
可测试性技术最初产生于电子领域，现有的可测试性技术也主要是针对数字电子设备。实际上，可测试性的概念并不仅仅局限于电子技术领域，其应用可以逐渐延拓到其他领域。可以预见，在21世纪，可测试性技术将在如下领域得到成功的发展与应用［7,10,17,25～27］：
(1) 数模混合电路系统的可测试性设计；
(2) 软件可测试性设计；
(3) 软硬件集成可测试性设计；
(4) 机电一体化系统的可测试性设计。■
作者简介：温熙森，男，1945年生。中国人民解放军国防科技大学校长、教授、博士生导师、国
务院学位委员会委员。主要研究领域为可靠性、维修性及可测试性技术。发表学术论
文80余篇。
胡政，男，1972年生。博士。主要研究领域为维修性及可测试性技术。
易晓山，男，1967年生。博士后。主要研究领域为维修性及可测试性技术。
杨拥民，男，1966年生。副教授。主要研究领域为控制及测试理论与技术。
作者单位：温熙森(长沙 国防科技大学机电工程与自动化学院 410073)
胡 政(长沙 国防科技大学机电工程与自动化学院 410073)
易晓山(长沙 国防科技大学机电工程与自动化学院 410073)
杨拥民(长沙 国防科技大学机电工程与自动化学院 410073)
参考文献：
［1］DOD-HDBK-791.Maintainability Design Techniques,1988
［2］MIL-STD-471A.Maintainability Verification/Demonstration/Evaluation /1978
［3］MIL-STD-470A.系统及设备维修性管理大纲,1983
［4］MIL-STD-2165.Testability Program for Electronic Systems and Equipment.1985
［5］MIL-STD-2165A.Testability Program for Systems and Equipment,1993
［6］Manfred Wayerer and Gerald Goldemand.Testability of Electronics Circuits,Prentice Hall 1992
［7］Test Technology Overview.Http:/www.cedcc.psu.edu/ee497f/rassp-43/,1998
［8］Wang F C.Digital Circuit Testing.Academic Press Inc.,1991
［9］Merlino D H, et al.Built-in-test Strategies for Military Systems.Proc.Annual R&M Sym,1989：59～65
［10］胡政.边界扫描测试理论与方法研究:［博士学位论文］.长沙：国防科技大学,1998
［11］温熙森.机电控制及自动化领域的现状及发展趋势.国家教委研讨会上的发言，1997.5
［12］可靠性、维修性、保障性丛书1～4册.北京：国防工业出版社，1995
［13］曾天翔.电子设备测试性及诊断技术.北京：航空工业出版社，1995
［14］陈光
等.可测性设计技术.北京：电子工业出版社，1997
［15］丁瑾.可靠性与可测性分析设计.北京：北京邮电大学出版社，1996
［16］向东.数字系统测试及可测性设计.北京：科学出版社，1997
［17］Evans J,et al.Integration of DFT into RASSP.2nd RASSP Conf.,1997：217～222
［18］IEEE Standard: Test Access Port and Boundary-Scan Architecture, IEEE Std 1149.1-1990
［19］Maunder C.A D&T special report boundary scan.IEEE Design & Test of computers 1992：82～85
［20］胡政等.应用边界扫描机制实现电子设备系统级测试.电子测量技术,1997，(3)
［21］Ungar L Y.Hierarchical Built-In Test.IEEE AUTOTESTCON，1995：456～463
［22］杨拥民等.基于状态空间模型的线性模拟电路的BIST方法.国防科技大学学报，1997,19(4)
［23］Doskocil D C.Optimizing Neural Network Technology For BIT Applications.AUTOTESTCON,1993：657～663
［24］Smart BIT/TSMD : AD-247 122，1990
［25］Parker K P,et al.Structure and Metrology for an Analog Testability Bus.Int'l Test Conf. IEEE 1993：309～322
［26］Harald P E,et al.Design for Testability in Hardware-Software Systems.IEEE D&T of Computers，1996：79～87
［27］温熙森等.智能机内测试技术及其应用.中国机械工程,1998,9(1):18～21
