发文章
发文工具
撰写
网文摘手
文档
视频
思维导图
随笔
相册
原创同步助手
其他工具
图片转文字
文件清理
AI助手
留言交流
版权声明:转载时请以超链接形式标明文章原始出处和作者信息及本声明http://bb2hh./logs/60237492.html
说明:如需转载,请注明作者 出处,谢谢~,Author:pythonlong以下根据资料和个人体会整理,如果错误,疑问欢迎请指 正,讨论!!
ATPG debug要熟悉工具的一些功能。
STIL文件中定义的各种procedure与dft测试原理的对照。一般shift过程之前有一个force Pi的过程。由上图可以知道最主要的过程就是shift和capture,所以在自动向量生成过程中最常见而必要解决的错误是shift错误和capture错误。为了便于分析这些错误,TetraMAX提供了几个常见的视图,这些视图可以对照上图分析。1.test_setup视图:主要用于查看分析在test_setup阶段出现的error2.load_unload视图:主要用于分析查看load_unload阶段的问题3.shift视图,主要用于分析查看shift阶段出现的问题4.clock cone,clock off, clock on视图,主要用于查看和分析capture阶段出现的问题。5.constraint视图:主要用于分析查看在fore pi以及其他约束情况下出现的error
常见ATPG rules错误分析。1.scan chain blockage.(S1) 具体原因是因为clk或者reset,set或者数据不确定(x状态),导致数据无法向后传输。 如:reset没声明,或者reset在shift状态下没有稳定 scan的一些端口没有声明或者不稳定: 数据端口不稳定: S1问题可以通过修改spf文件或者修改scan脚本解决。另外一些pad库也会导致这个问题。2.Bidirectional Contention Problem(Z4) 这个问题一般发生在test_setup状态,由于双向总线上要求输入输出以及输出驱动至少有一个处于Z状态才算稳定, 所以在test_setup状态一些信号的初始化没有设置好,容易导致冲突: 如下: 这个问题可以修改spf文件的test_setup procedure,将双向的io force成z状态3.bidi bus driver enable affected by scan cell(Z9) 这个问题的原因是因为总线的使能信号受到scan cell的影响,导致使能信号不稳定。 如下: 如果是顶层pad,可以将这个警告忽略不计。 或者可以加入MUX在测试模式下固定其为输入或者为输出。 或者调整工具的contention检查(set_contention bus -capture),让工具只检测clock前后的冲突 通常一些Z问题是因为io和输出驱动没有一个在Z状态(初始化或者在运行过程中)。常见ATPG faults分析1.AN - atpg untestable - notdetected 这个是由于一些TCS导致或者黑盒子的blockage或者latch不透明,导致观测端无法观测数据。 如:constraint引起的AN: 如:latch不透明引起的AN lath引起的AN可以通过run_justification调整2.UB-undetectable-blocked UT-undetectable-tied 由于constraint导致的无法检测问题
来自: CharlseLib > 《技术文章》
0条评论
发表
请遵守用户 评论公约
1623825007087
Scan?timet40‐ns1SCK.TimeScan?timet20‐ns1,?2SES.timet20‐ns1SEH.SOE#?SOUTt14‐ns1SCS.SOUTt14‐ns1SCH.timet10‐ns1SDS.timet10‐ns1SDH.scan?outputt‐6ns1SAC.holdt1.5‐ns1SOH.6ns.(SSHinScan...
Lockup latch的用法,看这个就够了!
Lockup latch的用法,看这个就够了!为了解决这个较大的hold violation,需要在DOMAIN1和DOMAIN2之间插入LOCKUP LATCH,从而改善较大的h...
OCC的架构功能介绍以及插入
当OCC处于function mode时,test mode = 0,此时pll _clk选通,OCC会向内部 design输入function clock,此时可以将OCC电路视为transpare...
Place timing之timing path debug(一)
Place timing之timing path debug(一)整个芯片中,clock的源头一般来自于内部的PLL或者IO输入,如果两个clock的源头不一样,表明clock...
真题秀第二季,为校招保驾护航:笔试面试题第一期(数字后端方向)
RAM面积= RAM 自身的面积+ RAM power ring面积+ keepout面积+ mbist面积。如果用ECO cell,要将ECO cell放在以前带gate array功能的fill cell的位置上,再按照指定的layer做ECO route.在一个设计中有多...
DFT学习(一):DFT概述和ATE概述
DFT学习(一):DFT概述和ATE概述。· DFT只是为了测试芯片制造过程中有没有缺陷,而不是用来验证芯片功能的。在某层测试上漏掉了一个...
博客推荐:数模混合芯片scan chain Q&A
博客推荐:数模混合芯片scan chain Q&A.这个 digtop_tmax 的 IO 应该只包括 scan pattern 能控制的 digtop input, 以及 scan patte...
Revit如何旋转视图
Revit如何旋转视图问:Revit三维模型如何旋转视图?答:1、shift+鼠标右键。2、shift+滚轮中键。3、鼠标左键旋转视图方块。4、导航控制盘—动态观察。
chrome实现网页高清截屏(F12、shift+ctrl+p、capture)
chrome实现网页高清截屏(F12、shift+ctrl+p、capture) 打开需要载屏的网页,在键盘上按下F12,出现以下界面上图圈出的部分有可能会出现...
微信扫码,在手机上查看选中内容