硬件EMC 设计规范2

硬件EMC 设计规范2_华为内部资料

四、屏蔽
1、屏蔽模型

屏蔽效能SE(dB)＝反射损耗R(dB)＋吸收损耗A(dB)
高频射频屏蔽的关键是反射，吸收是低频磁场屏蔽的关键机理。
2、工作频率低于1MHz 时，噪声一般由电场或磁场引起，(磁场引起的干扰一般在几百赫兹以内)，1MHz 以上，考虑电磁干扰。单板上的屏蔽实体包括变压器、传感器、放大器、DC/DC 模块等。更大的涉及单板间、子架、机架的屏蔽。
3、静电屏蔽不要求屏蔽体是封闭的，只要求高电导率材料和接地两点。电磁屏蔽不要求接地，但要求感应电流在上有通路，故必须闭合。磁屏蔽要求高磁导率的材料做封闭的屏蔽体，为了让涡流产生的磁通和干扰产生的磁通相消达到吸收的目的，对材料有厚度的要求。高频情况下，三者可以统一，即用高电导率材料(如铜)封闭并接地。
4、对低频，高电导率的材料吸收衰减少，对磁场屏蔽效果不好，需采用高磁导率的材料(如镀锌铁)。
5、磁场屏蔽还取决于厚度、几何形状、孔洞的最大线性尺寸。
6、磁耦合感应的噪声电压UN＝jwB.A.cosθ＝jwM.I1，(A 为电路2 闭合环路时面积；B 为磁通密度；M 为互感；I1 为干扰电路的电流。)降低噪声电压，有两个途径，对接收电路而言，B、A 和COSθ必须减小；对干扰源而言，M 和I1 必须减小。双绞线是个很好例子。它大大减小电路的环路面积，并同时在绞合的另一根芯线上产生相反的电动势。
7、防止电磁泄露的经验公式：缝隙尺寸 < λmin/20。好的电缆屏蔽层覆视率应为70％以上。
五、接地
1、300KHz 以下一般单点接地，以上多点接地，混合接地频率范围50KHz～
10MHz。另一种分法是：< 0.05λ单点接地；> 0.15λ多点接地。
2、好的接地方式：树形接地

多点接地。多级电路的接地选择靠近低电平端，并按信号由小到大逐步移动的原则。
单点接地
3、信号电路屏蔽罩的接地。

接地点选在放大器等输出端的地线上。
4、对电缆屏蔽层，L < 0.15λ时，一般均在输出端单点接地。L>0.15λ时，则采用多点接地，一般屏蔽层按0.05λ或0.1λ间隔接地。混合接地时，一端屏蔽层接地，一端通过电容接地。
5、对于射频电路接地，要求接地线尽量要短或者根本不用接线而实现接地。
最好的接地线是扁平铜编织带。当地线长度是λ/4 波长的奇数倍时，阻抗会很高，同时相当λ/4 天线，向外辐射干扰信号。
6、单板内数字地、模拟地有多个，只允许提供一个共地点。
7、接地还包括应当用导线作电源回线、搭接等内容。
六、滤波
1、选择EMI 信号滤波器滤除导线上工作不需要的高频干扰成份，解决高频电磁辐射与接收干扰。它要保证良好接地。分线路板安装滤波器、贯通滤波器、连接器滤波器。从电路形式分，有单电容型、单电感型、L 型、π型。π型滤波器通带到阻带的过渡性能最好，最能保证工作信号质量。
一个典型信号的频谱：



2、选择交直流电源滤波器抑制内外电源线上的传导和辐射干扰，既防止EMI进入电网，危害其它电路，又保护设备自身。它不衰减工频功率。DM(差摸)干扰在频率 < 1MHz 时占主导地位。CM 在 > 1MHz 时，占主导地位。
3、使用铁氧体磁珠安装在元件的引线上，用作高频电路的去耦，滤波以及寄生振荡的抑制。
4、尽可能对芯片的电源去耦(1-100nF)，对进入板极的直流电源及稳压器和DC/DC 转换器的输出进行滤波(uF)。


Cmin≈△I△t/△Vmax △Vmax 一般取2％的干扰电平。
注意减小电容引线电感，提高谐振频率，高频应用时甚至可以采取四芯电容。电容的选取是非常讲究的问题，也是单板EMC 控制的手段。
七、其它
单板的干扰抑制涉及的面很广，从传输线的阻抗匹配到元器件的EMC 控制，从生产工艺到扎线方法，从编码技术到软件抗干扰等。一个机器的孕育及诞生实际上是EMC 工程。最主要需要工程师们设计中注入EMC 意识。