|
关于EMC EMC，Electromagnetic Compatibility，即电磁兼容，一般定义为： 设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力。 EMI，即电磁干扰，电磁干扰指任何可能引起装置、设备和系统性能降低或对有生命物质产生损害作用的电磁现象。它由干扰源、耦合通道和接受器 3 部分构成。根据干扰传播的途径，电磁干扰分为辐射干扰和传导干扰。辐射干扰 (RI) 是通过空间并以电磁波的特性和规律传播的，但不是任何装置都能辐射电磁波的；传导干扰 (CI) 是沿着导体传播的干扰，即传导干扰的传播在干扰源和接受器之间肯定有一完整的电路连接。 EMS，即电磁敏感度，一般来说，敏感度高，抗干扰度就低。 EMS 从不同角度反映了装置、设备或系统的抗干扰能力。敏感度电平 ( 刚刚开始出现性能降低时的电平 ) 越小，说明敏感度越高，抗干扰度就越低；而抗干扰度电平越高，说明抗干扰度也越高，敏感度就越低。电磁敏感度分为辐射敏感度和传导敏感度。 1.电磁兼容包括两个方面的含义。 （1）电子设备或系统内部的各个部件和子系统、一个系统内部的各台设备乃至相邻几个系统，在它们自己所产生的电磁环境及在他们所处的外界电磁环境中，能按原设计要求正常运行。换句话说，它们应具有一定的电磁敏感度，以保证它们对电磁干扰具有一定的抗扰度(Immunity of a Disturbance)。 （2）该设备或系统自己产生的电磁噪声(Electromagnetic Noise－EMN)必须被限制在一定的电平，使由它所造成的电磁干扰不致对它周围的电磁环境造成严重的污染和影响其他设备或系统的正常运行。 2.构成电磁干扰有三个要素，即：骚扰源（噪声）、噪声的耦合途径及噪声接收器（被干扰设备）。因此，概括电磁兼容设计的任务就是要削弱骚扰源的能量，隔离或减弱噪声耦合途径及提高设备对电磁干扰的抵抗能力。 电磁兼容性设计包括电路选择、元器件的选择、滤波、屏蔽、接地、布局等。滤波是抑制干扰的一种有效措施，尤其是在对付传导干扰方面，具有明显的效果。必须注意电路中的接地问题，因为公共阻抗耦合主要通过公共地阻抗进行。如果接地没有处理好，可能会对电路引入很大的地干扰，从而使电路不能正常工作。 3. DSP 对外很多的数据、地址信号；很容易造成信号串扰等干扰现象。DSP 工作系统有大量数据在传输、处理，而且多是高频干扰噪声。为了很好的解决这些干扰，在 PCB 布线中强调每 4-6 根信号走线旁边伴随一个地走线，同时地线上多打地过孔与底层连通。地线能够很好的隔离信号间的串扰；地线与地面构成个凹形的地隔离。同时为了抑制信号线上的噪声，一般在数据、地址信号线加上匹配电阻；用电阻来减缓干扰信号上升沿的变化，从而抑制信号线对外的干扰。 4. 一般用于控制 EMI 主要有哪三种电容？ 旁路（bypass）电容：用于滤除高频噪声，采用并接方法，一端接信号，一端接地； 去耦合（decoupling）电容：用于供给 PCB 上元件工作电流所需触发脉冲传送能量及滤除高频噪声； 电解电容（大容值电容）：用于供给 PCB 上各元件群总工作电流所需触发脉冲传送驱动能量。 5. 如何确定元件低、中、高速的工作范围？ 答：以元件信号上升时间长短来确定低、中、高数范围。 低速信号上升时间>5ns；中速 1ns<信号上升时间<5ns; 高速信号上升时间<1ns。 6. 接地的功能定义是什么？ 1）、接地作为信号传送参考点； 2）、提供一低阻抗落点让噪声电流经此点落地； 3）、在电路接地网络设计中设法找出最小环路落地； 4）、尽可能在易受干扰电路中设计接地落地； 5）、避免EMI电流流向接地网络造成耦合干扰。 7.PCB 线路间哪些参数会影响线路互感？ 答：1）：互感电容，电感，线路形状及布线，材料，信号强度及上升时间； 2）：线路间距，长度，距地距离； 3）：端点阻抗匹配； 4）：耦合干扰电压（尖峰/衰减/过冲/下冲）造成数据出错； 5）：高频开关噪声耦合到I/O 线。 8. 说明 PCB布线EMI控制设计准则？ 答：(1)：布线线路越短越好；(2):高速高位准数据线远离易受干扰高灵敏的模拟信号线；(3)：并列布线有干扰，注意干扰耦合量与线路长度关系，以免形成反射干扰;(4)：将对噪声敏感线路就近接地安置，可减小两者相互间干扰耦合量；(5):将对噪声敏感线路间距离加大，可减小相互间干扰耦合量；(6)：将对噪声敏感线路分置在 PW器和接地面两面，可减小相互间干扰耦合量；(7)：对敏感电路采用低 I/P阻抗，利用负回波可减低干扰，并可另接电容接地滤除高频噪声，但须注意电容充放电时，延迟影响脉冲信号上升时间；(8)：避免使用高阻抗负载，可减小正回波反射干扰；(9)：干扰源和被干扰源线路必须相交时，应采用相互垂直排列，可减低相互干扰量； (10)：在干扰源和被干扰源线路间，加装接地保护线路，可减低约10dB的相互干扰耦合量。 9. 如何减小时钟与I/O 线路间噪声耦合； 答：1）：线路间距越大越好； 2）：时钟线路左右边加保护线路，上下边加回路（例如高隔离度的同轴电缆），可有隔离噪声外泄。3）：将时钟与 I/O 线路分置不同PCB 层面。 10．何消除 PCB层与层间 EMI问题？ 解答：跳层多以通孔、穿孔连结，尽可能将数字逻辑电路安排在同一层PCB 上，避免时钟噪声经通孔、穿孔传至另一层 PCB,不要在固定接地板（solid ground plane）上穿孔,另外层叠设计要规划好，高速信号线层要与地层相邻，电源层与地层相邻。 |
|
|
