|
11. 如何控制 PCB RE 噪声？ 答：（1）选择上升时间最低、最低 PWR 元件；（2）减小信号和回流线路面积；（3）采用接地面作为回路；（4）高速时钟中采用保护线路，尤其在 CPU 有多个 O/P 时。因驱动电路的 PWR 很大，需在 O/P线路间使用保护线路，以免相互间产生噪声干扰；（5）分离高速时钟与 I/O布线，以免噪声辐射相互干扰；（6）PCB 四周如有边际辐射效应，可将线路内移，或以接地面隔离。 12. 测试点拉得很远，容易形成天线，对辐射有影响，建议测试点 PAD 尺寸可以尽量缩小，尽量放置在走线上面，地 PIN 可以不用测试 PAD，共用的电源 pin 脚可以只加一个测试 PAD。 13. 电源走线必须以短粗为准，如果电源走线相对比较长，这样回路面积也比较大，辐射容易出问题，可以就近拉过去，或者用 0 欧电阻跨过去，建议工程师在设计布局时注意电源走线的距离尽量短，回路面积尽量小。 14. 一般处理 EMC 问题重点在于分析干扰三要素：干扰源头、耦合路径、敏感设备；对于辐射发射问题，我们只要找到、控制好源头和路径即可解决。任何的辐射问题，都是有发射天线和源头的；一般明显的“半道上”交叉走线都是很容易相互耦合，成为发射天线；在 PCB 走线上一定要遵守走顺、不走叉线；走线能尽量短的、不要拉长；做到信号线各行其道。 15. 我们都知道 CPU 与 SDRAM 之间是靠数字换算方式实现功能，而且是高频传输速率，如果布局走线比较长，容易受到其他信号线的串扰，使工作频率的倍频会形成对外辐射，导致 EMI 中的RE 测试不能通过，所以建议工程师在设计布局时注意将 CPU 与 SDRAM 尽量靠近，而且每走三到四根信号线包一根地线，并且并且地线每隔200mil 打过孔。如果有些线实在不能走近的话，就将一些关键的信号线走近吧，不能将ＳＤＲＭ放在背面，因为这样会穿过电源层， 16. 对于120M的时钟我们一般不建议增加磁珠，因为磁珠对时钟基频有衰减。我们建议为加33欧姆（或47欧姆）加5pf 电容滤波。对于时钟加磁珠我们一般小于50M 可以加，即磁珠在时钟基频时阻抗小于50欧姆，比较合适。当然以上是否可以必须以最终所接受芯片的信号质量以及时序，还要通过高低温试验来保证。 17．我们大多工业控制产品在设计中会采取光耦器件，主要目的是为了隔离高压以及共模干扰。这样可以抑制外部的高压与射频干扰。但在 PCB 设计过程中，我们有些工程师往往没有考虑光耦器件的特点，在光耦器件下面铺大面积地和走线，这样做会导致光耦两边信号会耦合，即外部高频信号通过光耦下面的走线或所铺的地耦合到内侧，使得光耦隔离效果得不到保证。所以建议我们在 PCB 设计时，注意光耦、变压器等隔离器件的正下方不要铺地与走线。 18. 简述静电产生的原因。 A、摩擦生电：由两种物质之间相互作用产生，是其中一种材料表面原子由于摩擦使外层的电子形成游离化，摩擦后两中物质一个带正电一个带负电； B、电磁感应：由于强大的电磁场所产生的电磁效应，使两种物质间产生如同摩擦生电般的效果，一个带正电荷一个带负电荷的现象。 19. 简述人体静电效应。 人体所带静电电压不超过（V）35KV，人体电容（C）约在 100-150pF。可计算人体所带的电荷 Q=CV，当人体所带的静电电压超过 35KV时，人体本身会形成电晕放电，所以人体静电电压大小应以 35KV作为标准。 20．为什么 PCB走线过长会有 EMI问题； 因为 PCB 线路长度过长，信号经过铜皮进行传输时会有延时情形（Td）发生，此时与数字信号的上升沿进行比较（Tr） ，如果 2Td 大于 Tr就会有尖峰（pulse ring）现象，如果 2Td 小于Tr则无尖峰现象。 21. 关于包地改善 EMI的主要原因是：1）、包地后 CLK 的时钟回流确定，大部分就走包的地走，这样减少对其他信号干扰；2）、上述回流路径确定，同时包的地与时钟之间回流环路较小，这样差模环路对外干扰就比较小，因为差模环路对外干扰与回路面积成正比，面积越小，干扰越小，同时抗干扰能力也提升。 22. 什么是地电平面反弹噪声和回流噪声 ? 在电路中有大的电流涌动时会引起地平面反弹噪声（简称为地弹），如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面（ 0V ）上产生电压的波动和变化，这个噪声会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。 由于地电平面（包括电源和地）分割，例如地层被分割为数字地、模拟地、屏蔽地等当数字信号走到模拟地线区域时，就会产生地平面回流噪声。同样电源层也可能会被分割为2.5V，3.3V，5V等。所以在多电压 PCB 设计中，地电平面的反弹噪声和回流噪声需要特别关心 。 23. 什么是串扰 (crosstalk)? 串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而感性耦合引发耦合电压。 PCB 板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。 24.PCB 设计中差分信号线中间可否加地线？ 差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合 (coupling) 所带来的好处，如 flux cancellation ，抗噪声 (noise immunity) 能力等。若在中间加地线，便会破坏耦合效应。 |
|
|
