电容的寄生效应和损耗因数

 

图1中，电容的泄露电阻Rp、有效串联电阻Rs和有效串联电感L式寄生元件，可能会降低外部电路的性能。一般将这些元件的效应合并考虑，定义为损耗因数或DF。

     电容的泄漏是指施加电压时流过电介质的微小电流。虽然模型中表现为与电容并联的简单绝缘电阻Rp，但实际上泄露与电压并非线性关系。制造商常常将将泄漏规定为 MΩ-μF 积，用来描述电介质的自放电时间常数，单位为秒。其范围介于 1 秒或更短与数百秒之间，前者如铝和钽电容，后者如陶瓷电容。玻璃电容的自放电时间常数为 1,000 或更大；特氟龙和薄膜电容（聚苯乙烯、聚丙烯）的泄漏性能最佳，时间常数超过 1,000,000 MΩ-μF。对于这种器件，器件外壳的表面污染或相关配线、物理装配会产生泄漏路径，其影响远远超过电介质泄漏。

有效串联电感 ESL（图 1）产生自电容引脚和电容板的电感，它能将一般的容抗变成感抗，尤其是在较高频率时；其幅值取决于电容内部的具体构造。管式箔卷电容的引脚电感显著大于模制辐射式引脚配置的引脚电感。多层陶瓷和薄膜电容的串联阻抗通常最低，而铝电解电容的串联阻抗通常最高。因此，电解电容一般不适合高频旁路应用。

电容制造商常常通过阻抗与频率的关系图来说明有效串联电感。不出意料的话，这些图会显示：在低频时，器件主要表现出容性电抗；频率较高时，由于串联电感的存在，阻抗会升高。

有效串联电阻 ESR（图 1 的电阻 Rs）由引脚和电容板的电阻组成。如上文所述，许多制造商将 ESR、ESL 和泄漏的影响合并为一个参数，称为“损耗因数”或 DF。损耗因数衡量电容的基本无效性。制造商将它定义为每个周期电容所损失的能量与所存储的能量之比。特定频率的等效串联电阻与总容性电抗之比近似于损
耗因数，而前者等于品质因数 Q 的倒数。

损耗因数常常随着温度和频率而改变。采用云母和玻璃电介质的电容，其 DF 值一般在 0.03% 至 1.0% 之间。室温时，陶瓷电容的 DF 范围是 0.1% 至 2.5%。电解电容的 DF 值通常会超出上述范围。薄膜电容通常是最佳的，其 DF 值小于 0.1%。