整篇文章的结构如下: 一、直接把时钟管理用到的寄存器罗列出来进行分析。 二、对其中的一些原理性的东西做介绍。 三、对于在后面编写串口时会出现的问题注意点提出说明。 四、LED 代码
一、在时钟管理中会用到的寄存器有以下一些。 LOCKTIME,MPLLCON,UPLLCON,CLKCON,CLKSLOW,CLKDIVN,CAMDIVN。 LOCKTIME:是对于配置好锁相环之后需要延时的一段时间,这时为了上锁稳定。其中包括两部分 ①U_LTIME:这是UCLK(USB专用的一个时钟)配置好后需要的延时时间。 ②M_LTIME:这时FCLK(系统时钟即CPU的频率),HCLK(一些高速设备所用到时钟),PCLK(低速设备所用到的时钟)这三者配置好后需要的上锁延时。 MPLLCON:是配置外部晶振与系统时钟之间关系的一个寄存器。之间的关系如下。 一定要要按照公式进行严格的计算,比如MPLLCON = 0;MPLLCON |= (0x38<<12)|(0x2<<4)|(0x3);这样MDIV=56 ,PDIV = 2, SDIV=3. mpll = (2*64*12)/(4*8)=48MHZ; UPLLCON:是配置USB使用的时钟的配置寄存器。配置方式与计算方式 其中对应的位与MPLLCON相同。(现在还没有使用到) CLKCON:就是按照对应的位配置哪些设备的时钟使能了,对应的时钟更够给他提供对应的心跳。 CLKSLOW:可以对UPLL或者MPLL进行开关,也能对他们进行频率的减小。按照默认数值就行。 CLKDIVN:这是时钟分频寄存器。 可以看出来,仅仅只有HCLK会受CAMDIVN的影响,但是HCLK被影响后,会间接的对PCLK产生影响, CAMDIVN:相机时钟分频寄存器。 CLKDIVN与CAMDIVN联合起来进行时钟的分频,推荐把HCLK配置到00,或者01上,这样就可以实现由CLKDIVN来分频。 在上面得到48MHZ的频率后,现在继续配置。CLKDIVN = 0; CLKDIVN |=0x1;进行这样的配置。CAMDIVN=0; 最后可以得到FCLK=48M, HCLK = 48M, PCLK = 24M, 二、对其中的一些原理性的东西做介绍。 频率是如何进行产生与分频的。 在板子中有两个锁相环路。
第一个就是MPLL,这是对外部晶振(时钟)进行倍频,因为高频晶振价格高,所以就用锁相环路来进行倍频。 从图中也能看出来,倍频后的频率没有进过分频就直接进入到了FCLK这里了。 倍频后,再经过分频就能得到HCLK与PCLK了。所以形成我们使用的频率要进过两步 ①倍频,②分频。 第二锁相环路是UPLL,专门来为USB提高时钟的,不作分析。 三、对于在后面编写串口时会出现的问题注意点提出说明。 注意①S3C2440中文档有误 比如我们看第一个 MDIV = 56---->m=64;PDIV=2------->p=4;SDIV=2------->s=2;按照公式计算出来频率是96MHZ (对于这个地方我理解是因为MPLL得出来的频率就是FCLK的频率,所以在测试的时候把SDIV改成3才得到48M,不知道这里理解正确没有,如果有错,还希望指正)所以配置的时候,最好按照自己计算出的数字去配置。 注意② 系统在初始化代码中会进行时钟的配置, 在后面配置的时候可以先进行一下清零在重新配置,不要按照手册上的初始值进行与或操作来进行配置,因为初始化代码已经改变这些时钟的初始值了。
四、LED代码 led.C代码 [html] view plaincopy
LED.H的代码 [html] view plaincopy
|
|
来自: 独孤琅嬛 > 《Mini2440》