|
（1）PCB的布线应尽可能的短，线避免锐角、直角，采用45度走线，相邻层信号线为正交方向，输入、输出信号量尽量避免相邻平行走线；
（2）PCB导线的宽度应满足电气性能要求而又便于生产，最小宽度主要由导线与绝缘基板间的强度和过电流能力决定；
（3）PCB板的间距必须满足电气安全要求，最小间距要能适合承受的电压，大面积铺铜要加大间距；
（4）对于时钟线、高速信号线、差分对等线要根据其特性阻抗要求考虑线宽、线矩，做到阻抗匹配；
（5）地址和控制线Address & Command,要求: T形布线、和时钟线M1CKP,M1CKN要保持在正20mil以内，其他要求参见表二;
（6）数据布线，要求：（1）DQS差分布线，相差不能超10mil、以字节为单位。DQS为参考，DQ、DQM误差不能超20mil、避免DQ平行布线，其他参考表二;
（7）VREF线宽要20mil 以上，和其他线保持25mil以上的间距。尽量保持地址、控制跟时钟信号线保持等长。
DDR2 网络命名归类，见表一。
|
Group |
NetName |
Remark |
|
Clock |
M1CKP,M1CKN |
32bit |
|
DQS0 |
M1DQS0P,M1DQS0N |
32bit |
|
DQS1 |
M1DQS1P,M1DQS1N |
32bit |
|
DQS2 |
M1DQS2P,M1DQS2N |
32bit |
|
DQS3 |
M1DQS3P,M1DQS3N |
32bit |
|
Address & Command |
M1_A[0..13],M1_BA[0..2],M1_CASN,M1_CSN,M1_WEN,
M1_CKE,M1_RASN, |
32bit |
|
DQM0 |
M1_D[0..7],M1_DQM0 |
32bit |
|
DQM1 |
M1_D[8..15],M1_DQM1 |
32bit |
|
DQM2 |
M1_D[16..23],M1_DQM2 |
32bit |
|
DQM3 |
M1_D[24..31],M1_DQM3 |
32bit |
|
ODT |
M1_ODT |
32bit |
时钟M1CKP,M1CKN，要求：差分布线、T形布线、最好在内电层以抑EMI。同时应避开板上的电源部分，以防止电源和时钟互相干扰。表二
|
Parameter |
Channel |
|
Topology |
differential |
|
Width/Spacing |
W:S:W=5:11:5 （线宽需照实际层结构进行计算），也可以线宽和线距一致 |
|
Serpentine Spacing |
20 mils min |
|
Isolation Spacing |
20 mils min |
|
MATHCH |
差分对走线长度误差在正、负1mil内 |
|
Length |
最好不要超2300mil，(CC1200 3010mil;TCC8900 1280mil )如果时钟线的分叉点到DDR器件的走线长度<1000mil，要使用100-120ohm的差分并联端接；如果时钟线的分叉点到DDR器件的走线长度>1000mil,要使用200-240ohm的电阻差分短接,因为两个200-240ohm并联正好为100-120ohm。 |
|
