|
电网电压过零检测及倍频电路的研究与实现 王庆华1，方赦2，夏兴国1 （1.马鞍山职业技术学院，安徽马鞍山243031；2.安庆中船柴油机有限公司，安徽安庆246005） 摘要：针对电网电压的过零点检测以及检测后方波的倍频进行了研究与设计。将过零检测电路与倍频电路相 得到了与电网电压同频同相结合，利用电流互感器1421和集成运放LM311实现了对电网电压的过零点检测， 的50Hz方波信号。在此基础上，分别使用硬件电路和FPGA成功实现了对50Hz方波的两倍频。 关键词：过零检测；倍频；FPGA；软件滤波 中图分类号：TN710文献标识码：A文章编号：1674-8522（2011）06-0047-05 0引言 检测电网电压波形的过零点，常用在功率转换、功率因素校正等电路中，其作用是提供给后续控制电路以基准信号或者计数脉冲[1]。而倍频电路在通信系统中有着广泛的应用，其作用是提供给后续控制电路以基准信号或者计数脉冲。若将两者结合，就能够让控制电路同时识别与电网电压同频同相的50Hz方波的上升沿和下降沿。基于此，本文对电网电压波形的过零点检测和检测后方波的倍频进行了设计研究。1过零检测的原理与实现 检测电路用于检测电网电压波形的过零点，产生与电网电压波形同步、同频率50Hz的方波信号。电 其中7414(1)是本文3.1介绍的硬件倍频电路中的施密特触发器网电压波形的过零检测电路如图1所示， HD74HC14的第1个反相器。 图1 收稿日期：2011-05-16；修回日期：2011-05-26 作者简介：王庆华（1976-），女，安徽安庆人，讲师，硕士，主要研究方向为电子电路、自动化技术。 48江苏技术师范学院学报第17卷 交流互感器TVA1421-01从电网采集电压，互感器的二次侧输出是与电网同步的峰值为3V的正弦电压波形。该电压信号经电阻R1、R2分压、电阻R4限流后送给运放LM311，将运放LM311接成过零比较器电路[2]，其输出信号为与电网同频同相的方波信号，低电平为0V，高电平为2.4V。图2给出了LM311输入端和输出端的波形，其中1通道为LM311输入的正弦电压波形，2通道为LM311输出的与电网同频同相的方波信号。 由于LM311输出的方波信号驱动能力较弱，并且其上升沿和下降沿不能满足FPGA引脚的识别要 T2组成放大电路以提高该方波信号的驱动能力，用TTL器件HD74HC14使50Hz方求，故用三极管T1、 波信号的上升沿和下降沿更陡、斜率更大[3]，这样得到的与电网电压正弦波形同步的50Hz方波信号就可以满足FPGA引脚识别的要求。图3给出了供给FPGA的与电网同频同相的方波信号，其中1通道为提供给FPGA的与电网同频同相的方波信号，2通道为LM311输出的电压波形 。 图2LM311输入端和输出端的波图3供给FPGA的与电网同频同相的方波信号 2 2.1倍频的原理与实现硬件倍频电路 硬件倍频电路原理图如图4所示。由于施密特触发器电路稳定性好，故该倍频电路使用1片HD74HC14，该芯片中含有6个施密特反相器。图中7414(2)、7414(3)和7414(6)为HD74HC14中的第2个、第3个和第6个施密特反相器。为了避免100Hz信号的最小值过低，采用R3作为下拉电阻，将100Hz信号的最小值恒定在0V左右。 图4 倍频电路原理图 第6期王庆华方赦夏兴国：电网电压过零检测及倍频电路的研究与实现49 图4中R1和C1构成一个微分电路，用来检出下降沿。C1隔断了50Hz方波信号和7414(6)之间的直流联系，而R1的存在使7414(6)的输出始终保持低电平。当50Hz方波信号的下降沿到来时，C1两端的电压不能突变，7414(6)的输入变为低电平，输出高电平。这期间电源Vcc经R1向C1充电，7414(6)输入端电 7414(6)输出重新变成低电平。当50Hz方波信号的上升平逐步抬高，当达到7414(6)输入高电平的阈值时， 沿到来时，C1的电压不能突变。此时C1内部的电荷经R1被释放，C1两端的电压逐步趋近0，7414(6)的输入端保持高电平，7414(6)的输出没有变化，保持低电平输出，C1经R1迅速放电，等待下一个50Hz下降沿 C1的容量最好选择使7414(6)输出信号的到来。欲使倍频电路输出的100Hz方波信号的占空比为50%， 的占空比为50Hz方波信号周期的1/4。图中R2和C2用来检测出上升沿，C2隔断了7414(2)和7414(3)之间的直流联系，而R2的存在使7414(3)的输出始终保持高电平。当50Hz方波信号的下降沿到来时，经7414(2)反相后输出一个上升沿，C2两端电压不能突变，7414(3)的输入端变为高电平，7414(3)输出低电平。这期间电源Vcc经R2向C2充电，7414(3)输入端电平逐步降低，当达到7414(3)输入低电平的阈值时，7414 (3)输出重新变成高电平。当50Hz方波信号的上升沿到来时，经7414(2)反相后输出下降沿，C2两端的电压 7414(3)的输入端保持低电平，7414(3)的输出没有变化，保持高电平输出，C2经R2迅速放电，逐步趋近0， 等待下一个50Hz下降沿的到来。 由图4所示的电路图可知，7414(3)和7414(6)输出的脉冲叠加，实现了对50Hz方波信号的倍频，如图5所示。其中1通道为7414(3)的输出信号，2通道为7414(6)的输出信号，3通道为1通道信号和2通道信号叠加后产生的100Hz脉冲信号。倍频电路的输入、输出波形如图6所示。1通道为上述检测电路输出的与电网同频同相的方波信号，2通道为硬件倍频电路的输出波形，频率为100Hz 。 图5信号叠加产生100Hz信号图6倍频电路输入、输出波形 2.2FPGA倍频 除了硬件倍频外，使用FPGA亦可以实现倍频[4]。程序的流程图如图7所示。这里的倍频是50Hz信号两倍频为100Hz的方波信号，并且50Hz上升沿出现后的数十ns内即出现100Hz方波信号的上升沿。用示波器观察50Hz和100Hz信号，基本可实现两者同步，即在50Hz半周期内，有一个完整的100Hz信号周期输出。 FPGA系统时钟为50M，一个输入信号周期内含有(1/50)/(1/50M)=1000000个系统时钟周期，那么输出100Hz信号的一个周期内含有500000个系统时钟周期，故输出100Hz信号的半周期内有250000个系统时钟周期。每来一个系统时钟的上升沿，对50Hz信号的电平进行判断，当50Hz信号首次出现高电平，可以认为50Hz的上升沿到来；首次出现低电平，可以认为50Hz的下降沿到来。尽管这样的判断不够精确，但误差绝对是小于1/50M=20ns的，这样的误差范围可以忽略。 当首次判断50Hz信号出现高电平，启动计数器m，在50Hz信号保持高电平状态时，每遇到一个系 50江苏技术师范学院学报第17卷统时钟，计数器值加1，计数器的值在0~250000时，信号a被赋值为‘1’；否则，被赋值为‘0’，并且a的初始值为‘0’。当首次判断50Hz信号出现低电平，启动计数器n，在50Hz信号保持低电平状态时，每遇到一个系统时钟，计数器值加1，计数器的值在0~250000时，信号b被赋值为‘1’；否则，被赋值为‘0’，并且b的初始值为‘0’。将信号a和信号b进行逻辑“或”运算后便为100Hz方波信号[5]，如图8所示。图9为FPGA输出的波形，2通道为与电网同频同相的50Hz方波，1通道为FPGA的输出波形 。 图7FPGA2倍频程序流程图图8各信号时序图 2.3软件滤波 在实验中发现工频信号偶有抖动，如图10(a)中的A点处有电压降落，那么在(b)图中对应时刻会产生毛刺干扰。在一个系统中，如果有用与工频同频同相的信号作为敏感信号或触发脉冲，那么该系统必然会受到电网抖动带来的毛刺干扰。这就需要在软件中对如图(b)进行软件滤波，消除干扰。软件滤波的思路是：在(b)图中上升沿来到以后，一段时间内，将其与一个低电平信号相遇。这样就可以消除毛刺，避免了FPGA的误识别。 (a)工频50Hz正弦信号(b)实际100Hz信号 (c)经滤波后输出的100Hz 信号 图9FPGA倍频输出波形图10 实际情况 第6期王庆华方赦夏兴国：电网电压过零检测及倍频电路的研究与实现513结论 本文的电网电压过零检测电路能够较精确地采集电网电压的过零点，并输出满足后续倍频电路需要的50Hz方波信号。其中，硬件倍频和FPGA倍频都能将50Hz方波倍频为同步的100Hz方波。硬件倍频的缺点是电路复杂，而FPGA倍频实现起来很容易，同步性好。但由于电路中可能存在干扰，这样会导致50Hz的方波上升沿偶尔有毛刺，必须要进行滤波，从而导致了其软件较为复杂。 参考文献： [1]王兆安.电力电子技术的发展动向[J]，电力电子技术，1995（4）：80-85. [2]童诗白,华成英.模拟电子技术基础[M].北京:高等教育出版社,2000. [3]Young-DooYoon,Seung-KiSul.Carrier-basedmodulationtechniqueformatrixconverter[J].IEEETransactionsonPowerElec- tronics,2006(6):1691-1703. [4]王开军,姜宇柏.面向CPLD/FPGA的VHDL设计[M].北京:机械工业出版社,2006. [5]潘松,黄继业.EDA技术与VHDL[M].2版.北京:清华大学出版社，2007. ResearchandImplementationofZero-crossingDetectionof GridVoltageandMultiplierCircuit WANGQing-hua1,FANGShe2,XIAXing-guo1 （1.MaanshanTechnicalCollege,Maanshan243031,China;2.CSSC,Anqing246005,China） Abstract:Bycombiningthezero-crossingdetectioncircuitwiththemultipliercircuit,azero-crossingdetectionforthegridisachievedviausingcurrenttransformer1421andtheintegratedoperationalamplifierLM311voltage,andthenthegridvoltageinphasewiththefrequency50Hzsquarewavesignalisobtainedaswell.Basedonthese,hardwareandFPGAwereusedsuccessfullyforthetwooctave50Hzsquarewave. Keywords:zero-crossingdetection;frequencymultiplication;FPGA;softwarefilter 责任编辑盛艳 三亿文库3y.包含各类专业文献、行业资料、专业论文、幼儿教育、小学教育、外语学习资料、应用写作文书、生活休闲娱乐、文学作品欣赏、高等教育、电网电压过零检测及倍频电路的研究与实现82等内容。 【Top】 |
|
|
