运放芯片不用的输入端的处理

运放芯片不用的输入端的处理

提前申明：
　　1. 下面的讨论是基于“尽量减少不必要的干扰和功耗”的原则，如果“要求不

高”，不用看
　　2. 下面的一些缩写是临时的，为了精简正文
　　3. 文字较长，是为了便于初学者理解

　　对于数字器件，尤其是CMOS器件，不用的输入端不能悬空，这个道理好像已经尽

人皆知了。至少在 21IC，时不时就会有人发帖让大家“温习”这个问题。但对于模

拟器件，好像认识还有些模糊。
就以运放为例。多运放芯片中不用的运放怎么处理，好像是新手们的一个共同疑问。

（有这个疑问是好事，如果想当然悬空处理，说明缺乏工程师的基本心理素质）
　　为什么“数字 CMOS 器件输入端不能悬空”？解释不外乎“输入阻抗高，悬浮状

态电平不确定，容易受干扰……”云云。其实运放的输入端不同样是高阻吗？只要有

这个意识，就应该很自然的对“悬空”抱有疑虑。悬空的输入端就如同停泊而又不系

缆绳不抛锚的航船，怎么可能让人放心？所以运放不用的输入端也不能悬空。所不同

的是，模拟器件往往不能像数字器件那样简单接地了事。

　　如果深入分析，悬空的运放输入端的状态跟数字 CMOS 器件还是有所不同。数字

CMOS 器件输入电流通常极小，而且平均趋势是零（除非内部有上拉/下拉），所以悬

空输入端的电平分布随机性很大，受干扰时也很容易波动。对于 JFET（或 JFET输入

端）运放和越来越流行的 CMOS（或 BiCMOS） 运放，道理也跟数字 CMOS 器件一样

，所以下面的“运放”都特指传统的双极型运放。
　　运放输入端通常都有相对稳定的输入偏置电流IB，对一个具体运放，要么流出，

要么流入，当然 IB 的大小甚至极性也会随温度变化，但这种变化是很缓慢的。这个

微小的电流会使输入电平最终停留在某个接近正/负电源的位置，接近程度取决于输

入端结构。如同某个固定方向的微风最终把随波逐流的航船吹到这个方向的岸边。所

以悬空的运放输入端看起来多少比 CMOS 器件输入端稳妥一些。
　　看完输入端，再看输出端：VOUT = AOL * (VID - VOS)。“VID - VOS ≈ 0”的

状态几率很小，开环增益 AOL 又很大，所以 VOUT 通常都是饱和状态，而且随温度

变化可能偶尔在两个饱和状态间来回游荡一次。（VID － 两输入端电压差）
　　这样看来，运放输入端悬空似乎不那么糟糕。

　　但是，“VID - VOS ≈ 0”的几率并不是零。万一有幸中彩，在噪声干扰的作用

下，运放输出端的来回游荡就不是“偶尔”，而是经常，甚至频繁，频繁到变成了一

个高频干扰信号发生器。而且，不仅是通过输出端“发射”，而且其内部电路工作状

态也来回变化，电源电流也跟着波动，也就是还通过电源线发出干扰。
　　而且，悬空输入端的共模电平（VIC）很可能超出了运放的输入电压范围（IVR）

，即 VIC ￠ IVR，“￠”表示“超出范围”。这时运放总体处于“亚健康”状态，

随内部原理不同，其功耗可能比正常状态高很多。
　　总之，运放输入端不宜悬空，最好固定！
　　（注意：“VIC ￠ IVR”状态下 AOL 和 VOS 跟运放数据手册里列的正常值可能

不一样，但道理没变）

　　不能悬空，那接地如何？接电源呢？人家数字电路里就是这么干的。分 4 种情

况：
　　1. 单电源系统，“普通”运放，还是上面说的“VIC ￠ IVR”问题，而且接地/

接电源时显然更严重；
　　2. 单电源系统， “input common mode range include ground”/“ground

input”（GI，输入共模范围包含地） 的运放，也就是所谓的“单电源运放”，输入

接地当然没问题；
　　3. 双电源系统（假设正负电源对称）中，无论何种运放，输入接地（也就是正

负电源中点）肯定也没问题；
　　4. 对于日益流行的 “rail-to-rail input”（RRI，轨至轨输入） 运放，无论

单电源或双电源系统，输入接地或接电源都可以。

　　但不论哪种情况，有个问题还是跑不掉，还是上面说的“VID - VOS ≈ 0”的中

彩几率问题，不过现在 VID = 0，所以完全变成了 VOS ≈ 0 的几率问题。这时，

|VOS| 是越大越好，因为这样可以确保 VOS ≠ 0，让 VOUT 老老实实呆在某个电源

附件。万一碰到个别“优秀”的运放，VOS ≈ 0，一个崭新的“高频干扰信号发生器

”就又诞生了。

　　* 为了解决“VIC ￠ IVR”问题，最简单稳妥的办法就是把输入端接到正负电源

中点（对于双电源系统就是地）。

　　* 为了解决那个中彩几率问题，两个输入端一定不能短接，当然也就不能同时接

VREF 了。不嫌麻烦，你可以把一个输入端接地，另一个接 VREF+50mV （似乎有些神

经，但特殊场合的确可能用到）。更简单的办法就是 VI+ ＝ VREF，VI- ＝ VOUT，

也就是接成输入为 VREF 的跟随器。

　　细心的人也许会问，单电源下，RRI/GI 运放是否可以简单接地，而不接正负电

源中点？仅从输入端看是可以的。但要接成跟随器就有问题了。因为运放可能允许输

入绝对的零，却决不可能输出绝对的零。即使是 RRO/GO 运放，最低输出大概也就是

10～100mV。
　　如果是正常电路，就有问题了。比新手进一阶的选手有时会在这种问题上犯错误

。幸好这里只是要“固定”它，而不需要它干活，多数时候料也无妨（最好做实验）

。

　　这说明一个道理：老祖宗的“中庸之道”还是有市场的。

我在引脚悬空上遇到一个问题
前段时间做项目，遇到一个问题，花费好长时间才解决，就是因为运算放大器输入端

引脚悬空（不是故意的）造成的，自己是新手，当时没经验，也没看到这个帖子，在

这个老问题上栽了一个大跟头。

用运放构建一个二阶压控低通滤波器，滤波器的输入端有一跳线，根据采用不同的采

样方案设置跳线，在调试板子时不知道什么时候把跳线给把了，这样运放的输入端就

悬空了，上电开始时该滤波器工作正常，过一段时间，芯片就发烫，输出引脚为零，

开始找原因，误杀好多地方，走了不少弯路，最后发现竟然是因为运放输入端悬空造

成的，真浪费时间，也给自己留下了深刻的教训。
 

“V+直接接VCC(单电源),V-直接接GND”
Bipolar 运放：
内部一般有背靠背保护二极管，你让它们“连通天地”了，结局就是一个字：烧。
即使没有保护二极管，相当于输入差分级的对管的两个 BE 结反向串联后连接 VCC

和 GND，一个正偏，另一个反偏，VEB≈VCC。通常输入差分级晶体管 β 都很高，BE

结反向击穿电压 （VEBO） 也很低，于是……

CMOS：
如果内部也有保护二极管（似乎不多见），一样烧
如果没有，不会烧（这正是CMOS的一个显著优点：电压控制元件），但运放内部的一

部分电路肯定是高度饱和，电源电流有可能增加（这就看设计了，优秀的设计应该能

解决这个问题，就给我们带来很大方便了）

真的有人想当然就这么接了.结果烧了都不知.

NE5532,5534就是V+V-接有输入双向限幅(即靠背二极管)."接通天地"必烧.因此,设计

时必须清楚电路特点.

TL06x,07x,08x FET运放不知道是不是也有这样的问题.查手册没看到靠背二极管.有

恒流设计.相信多数运放都有类似设计.只是性能不尽相同.
LM324\MC4558 手册参考图里没看到靠背二极管.

要注意的是手册里没画出不代表确实没有.

引用原文：“更简单的办法就是 VI+ ＝ VREF，VI- ＝ VOUT，也就是接成输入为

VREF 的跟随器。”
这是简单而且通用的方法。采用它就可避免麻烦。记住它！