|
一、整体思路 垂直插值状态机在采集使能关闭和sram缓存切换时的清空前级缓存信号到来时回到IDLE状态；在IDLE状态时，上级缓存不为切换通道间隙或采集开启的第一次预存数据时则进入INTL0和INTL1状态，在INTL0时产生输入数据使能，INTL1状态中存储输入的第一个数据至一级缓存ins_buf_out_r；进入RD_GEN状态，产生数据使能，比较输入数据ins_buf_out和ins_buf_out_r的大小，分别存储在d_min和d_max中；进入CMP状态，比较d_min和d_max，差1及以内，则跳转回RD_GEN，否则一直在此状态中，d_min一直自加。 d_min与ins_buf_rd、ins_buf_prt_r拼成fifo输入，同时写入fifo，由下级模块给出读使能，并给出此级fifo的非空信号提供给下级模块。 上级模块给出可读信号。 |
|
|
