内容介绍：本书重点介绍TigerSHARC 处理器的的基本工作原理，涉及处理器结构、存储器组织、I/O接口设计、指令系统等，并提供大量设计实例。
内容截图：
目录:
"第1章 从SHARC到TigerSHARC9
1.1 SHARC到TigerSHARC的发展历程9
1.1.1 ADSP 2106x系列性能及结构特点11
1.1.2 ADSP 21160/21161N系列性能及结构特点14
1.1.3 ADSP
TS101的性能指标18
1.2 TigerSHARC与其他类型DSP性能指标比较20
1.2.1 ADSP
TS101与TMS320C6416比较20
1.2.2 ADSP
TS101S与PowrPC比较21
1.3 TigerSHARC的结构特点23
1.3.1 内核结构23
1.3.2 ADSP
TS101总线结构及片内SRAM存储器25
1.3.3 I/O结构26
1.3.4 指令系统特点29
1.4 TigerSHARC的引脚说明29
1.4.1 引脚功能描述29
1.4.2 复位时引脚状态29
1.4.3 引脚定义29
1.4.4 STRAP引脚功能35
第2章 TigerSHARC内核结构与控制37
2.1 概述37
2.2 计算块38
2.2.1 计算块寄存器38
2.2.2 寄存器组寄存器39
2.2.3 寄存器组语法摘要41
2.2.4 算术逻辑单元ALU45
2.2.5 乘法器51
2.2.6 移位器58
2.3 IALU64
2.3.1 IALU结构64
2.3.2 IALU寄存器65
2.3.3 IALU算术?逻辑和函数操作66
2.3.4 IALU执行状态与执行条件67
2.3.5 IALU数据寻址和传送操作68
2.4 程序控制器76
2.4.1 程序控制器操作79
2.4.2 指令排队缓冲池(IAB)和分支目标缓冲(BTB)85
2.4.3 流水开销和相关性引起的延迟91
2.4.4 中断对流水性能的影响98
2.4.5 程序控制器的例子100
2.5 TigerSHARC总线101
2.5.1 TigerSHARC的内外部总线及微结构102
2.5.2 TigerSHARC的总线控制与状态寄存器104
2.5.3 多处理器连接与总线仲裁111
2.5.4 TigerSHARC的主机接口114
第3章 TigerSHARC的存储器组织和寄存器组117
3.1 TigerSHARC的存储器组织117
3.1.1 全局寻址空间117
3.1.2 外部存储器寻址空间118
3.1.3 内部存储器寻址空间118
3.1.4 多处理器空间和主机寻址空间119
3.2 TigerSHARC的SDRAM接口120
3.2.1 SDRAM接口信号121
3.2.2 SDRAM的物理连接121
3.2.3 SDRAM编程123
3.2.4 SDRAM命令126
3.2.5 飞越操作——I/O设备到SDRAM131
3.3 寄存器组133
3.3.1 计算块寄存器组与合并访问133
3.3.2 整型ALU寄存器136
3.3.3 中断控制和程序控制器寄存器组137
3.3.4 外部端口寄存器140
第4章 TigerSHARC I/O资源146
4.1 中断146
4.1.1 TigerSHARC的中断源146
4.1.2 TigerSHARC的中断向量148
4.1.3 可编程的中断控制寄存器149
4.1.4 TigerSHARC的中断处理过程150
4.1.5 中断返回与异常153
4.1.6 中断服务程序实例154
4.2 DMA传输155
4.2.1 TigerSHARC DMA控制器与传输控制块155
4.2.2 DMA控制与状态寄存器159
4.2.3 链式DMA与二维DMA161
4.2.4 外部口DMA163
4.2.5 AutoDMA与链路口DMA167
4.3 TigerSHARC处理器链路口169
4.3.1 TigerSHARC链路口资源169
4.3.2 链路口通信协议171
4.3.3 链路口控制及状态寄存器174
4.3.4 链路口与FPGA的连接176
第5章 TigerSHARC指令系统179
5.1 TigerSHARC指令系统特点179
5.1.1 TigerSHARC结构与指令特点179
5.1.2 指令行结构182
5.1.3 指令速查186
5.2 指令集191
5.2.1 ALU指令191
5.2.2 CLU指令214
5.2.3 乘法指令224
5.2.4 移位器指令237
5.2.5 IALU指令245
5.2.6 程序流控制指令252
第6章 TigerSHARC应用接口设计256
6.1 外部总线接口256
6.1.1 EPROM接口257
6.1.2 FLASH接口259
6.1.3 与双口RAM接口269
6.2 主机接口272
6.3 SDRAM接口274
6.3.1 硬件电路配置274
6.3.2 SDRAM测试程序275
6.3.3 SDRAM接口性能分析278
6.3.4 SDRAM接口性能优化283
6.4 I/O设备接口283
6.4.1 与A/D芯片的接口284
6.4.2 与D/A芯片的接口289
6.5 复位电路292
第7章 TigerSHARC引导及接口程序设计295
7.1 TigerSHARC的引导程序295
7.1.1 TigerSHARC的引导模式295
7.1.2 引导程序举例297
7.2 初始化程序302
7.2.1 初始化参数302
7.2.2 初始化程序举例303
7.3 DMA程序设计304
7.3.1 普通DMA304
7.3.2 链式DMA与二维DMA308
7.3.3 链路口DMA312
第8章 程序优化及应用系统程序315
8.1 TigerSHARC的处理速度与程序优化315
8.1.1 TigerSHARC的处理速度315
8.1.2 TigerSHARC的程序优化316
8.2 资源约束318
8.2.1 资源约束318
8.2.2 通用约束321
8.2.3 计算块指令约束322
8.2.4 IALU指令约束322
8.2.5 控制器指令约束325
8.3 延迟与相关性325
8.3.1 计算块相关性引起的延迟326
8.3.2 总线冲突引起的延迟327
8.3.3 由计算块载入的相关性引起的延迟328
8.3.4 由IALU载入的相关性引起的延迟328
8.3.5 由(从外部存储器)载入的相关性引起的延迟328
8.3.6 由条件IALU载入的相关性引起的延迟328
8.3.7 中断对流水的影响329
8.3.8 异常对流水的影响330
8.3.9 与程序流有关指令的使用331
8.4 应用系统程序设计举例333
8.4.1 算法描述333
8.4.2 主程序334
8.4.3 FFT汇编子程序335
8.4.4 链接描述文件339
8.4.5 FFT反变换342
第9章 TigerSHARC开发工具343
9.1 DSP应用系统开发过程343
9.2 Visual DSP++3.0简介345
9.3 JTAG仿真器348
9.3.1 JTAG连接348
9.3.2 ICE配置与测试349
9.4 汇编器351
9.4.1 汇编器命令353
9.4.2 汇编程序结构356
9.4.3 汇编语法357
9.5 编译器360
9.5.1 数据类型362
9.5.2 实时运行模式与实时运行库363
9.5.3 C/C++与汇编程序接口366
9.5.4 C程序优化369
9.6 链接器375
9.6.1 链接器命令376
9.6.2 LDF文件378
9.7 调试器384
9.7.1 多处理器调试器385
9.7.2 程序性能分析386
9.7.3 程序执行操作388
9.7.4 FLASH编程器392
9.8 TigerSHARC TS101S EZ
KIT评估板简介394
第10章 TigerSHARC应用系统设计实例399
10.1 单DSP组成的系统399
10.2 链路口耦合构成多处理器系统401
10.2.1 链路口耦合多处理器系统结构401
10.2.2 链路口耦合的多处理器系统设计实例402
10.3 链路口多片系统加载413
10.4 共享总线的多DSP系统422
10.5 系统电源设计433
10.6 系统时钟设计439
10.7 结构与散热442
附录 TigerSHARC TS101S引脚配置与封装443
