|
时间、成本、安全性，一直以来都是芯片制造企业在测试过程中最感到头疼的问题。而当下，随着16/14nm FinFET节点的采用增加，芯片设计复杂度变得更高，难以检测到的芯片缺陷变得更多，再加上汽车等应用对质量要求变得更严苛，芯片测试的要求也变得越来越高。传统的芯片测试解决方案已经难以满足当前芯片对测试速度、成本和安全性的要求。 作为长期以来电子设计自动化(EDA)的全球领导者，日前，Synopsys给芯片设计和制造企业带来了好消息，该公司推出的下一代ATPG和诊断解决方案TetraMAX? II能将测试运行时速度提高至少一个数量级，从而降低了测试成本，并将向量数量减少25%。 运行时间从数天缩短到数小时 日前，Synopsys高级产品市场经理Robert Ruiz先生在TetraMAX II产品发布会上表示，Synopsys下一代ATPG和诊断解决方案TetraMAX? II方案结合了2015年10月在国际测试大会上发布的创新测试引擎，能够将运行时的速度提高至少一个数量级，将ATPG运行时从数天缩短到数小时，确保在初步硅晶样品首次用于测试时将向量准备就绪。此外，TetraMAX II生成的向量数量减少25%，使IC设计团队能够缩短测试硅晶部件的时间并减低成本，而且还能应汽车等特殊市场细分的要求，在不影响测试成本的前提下提升测试质量。经过生产验证的ATPG界面的复用可以确保无风险地轻松部署到设计和测试流程中。  据介绍，TetraMAX II在新的测试生成、故障模拟和诊断引擎上构建。这些引擎速度极快，存储效率极高，针对生成向量进行了高度优化，并且能够执行细粒度、多线程的ATPG和诊断流程。这些创新能够促进测试向量的大幅减少，并将ATPG时间从数天缩短到数小时。TetraMAX II无与伦比的内存效率可以实现所有服务器内核(无论设计尺寸如何)的充分利用，超越了受限于高内存使用率的以往解决方案。经过生产验证的设计建模和规则校验基础架构以及用户和工具界面的复用确保设计人员能够快速、无风险地在其最具挑战性的设计上部署TetraMAX II。此外，TetraMAX II还利用与Synopsys Galaxy Design Platform工具建立的链接来提供最高质量的测试和速度最快、生产力最高的流。Galaxy Design Platform工具包括DFTMAX ?解决方案、PrimeTime?时序分析和StarRC提取工具，以及包括Yield Explorer?产量管理和Verdi?调试工具在内的其他Synopsys工具。  Synopsys基于综合的测试解决方案包括用于可测试性分析的SpyGlass DFT ADV、以及基于功耗敏感测试与硅片诊断的DFTMAX ,DFTMAX Ultra、TetraMAX I和TetraMAX II;用于IP和SoC内核分层测试的DesignWare STAR Hierarchical System;用于嵌入式测试、修复和诊断的DesignWare STAR Memory System解决方案;用于以设计为中心产量分析的Yield Explorer工具;以及用于CAD导航的Camelot软件系统。Synopsys的测试解决方案结合了Design Compiler RTL综合以及嵌入式测试技术，可优化时序、功率、区域、拥塞，以供测试之用，还可优化功能逻辑，从而在更短时间内获得成果。Synopsys测试解决方案提供跨Synopsys Galaxy Design Platform的紧密集成，包括Design Compiler、IC Compiler II布局和绕线工具，以及PrimeTime时序验收，以实现更短的周转时间，同时满足设计与测试目标，实现更高的缺陷覆盖以及更快的良率提升。  已获得ISO 26262汽车功能安全认证 实际上，Synopsys TetraMAX II ATPG目前已通过认证，符合ISO 26262汽车功能安全标准。SGS-TüV Saar GmbH是可信任的独立评估方，其正式鉴定认可了TetraMAX II，并认可TetraMAX II拥有深度功能安全资格。显然，该认证为使用TetraMAX II进行安全关键型汽车应用设计的设计人员提供了极深的信心，加速了汽车IC的功能安全资格的获得，包括最为严格的汽车安全完整性等级(ASIL D)要求。 在交付完全智能驾驶汽车的过程中，汽车制造商正在快速部署先进驾驶辅助系统(ADAS)，帮助司机减少事故。由于这些系统中的故障可能导致不可接受的后果，汽车制造商会与其供应商合作提高IC质量、可靠性和功能安全。通过测试多个故障模型，同时尽量减小对测试成本和测试向量生成时间的影响，TetraMAX II支持工程师以更高的IC测试质量为目标，这是汽车产品的关键要求。为了确保使用最佳工程实践尽量减小故障风险，从而避免影响汽车IC的功能安全元素，ISO 26262定义了开发过程中使用的软件设计工具的资格要求。SGS-TüV Saar GmbH鉴定TetraMAX II符合ASIL D标准，这是ISO 26262规定的最高等级的功能安全标准。 SGS-TüV Saar GmbH功能安全软件部门产品经理Gudrun Neumann说：“符合ISO 26262认证资格的工具，可以帮助提高工程师对于EDA软件工具的信心，放心地为电子安全系统开发汽车IC。工具达到ISO 26262最严格的ASIL D应用要求，IC设计团队就能促进产品符合整体功能安全认证要求。Synopsys的TetraMAX II ATPG符合开发安全相关电子系统所用软件工具的ASIL D安全要求。SGS-TüV Saar GmbH鉴定TetraMAX II是基于其在验证流程的功能安全评估中达到了ISO 26262要求。” Synopsys设计集团营销副总裁Bijan Kiani说：“世界各地的Synopsys汽车IC客户都相信TetraMAX ATPG能让其最复杂的设计实现最佳测试质量和最低测试成本。我们的新TetraMAX II ATPG解决方案支持我们践行承诺，帮助汽车IC设计团队加速制造中的测试开发。它可以将ATPG运行时从数天加快到数小时，并通过将向量数量减少25%来降低测试成本。对于汽车IC应用而言，TetraMAX II提供了机会，可使用多个故障模型提高测试质量，而不对测试成本和测试生成时间造成显著影响。此外，TetraMAX II认证可帮助达到ISO 26262标准的功能安全要求。” 备受主流企业推崇 不仅是认证机构的认可，TetraMAX II更是已经在芯片企业的实际应用中充分证明了自身价值。 意法半导体数字及混合工艺ASIC部SoC集成和DFT方法经理Roberto Mattiuzzo表示：“在过去几年中，我们与Synopsys通力合作，共同应对复杂性和制造成本增加以及更优质、更快速周转时间需求等日益增长的制造测试挑战。在我们对高密度FD-SOI芯片评估的过程中，TetraMAX II生产测试向量的速度加快了一个数量级，同时在不造成任何覆盖损失的前提下大幅减少了向量的数量。因此，我们有信心更早地测试第一个硅晶样品，并且缩短测试时间。” 凭借TetraMAX? II ATPG，意法半导体极大加快了测试向量生成运行时间，并减少了向量数量。意法半导体面临着其系统级芯片(SoC)复杂性增加和上市时间日程缩短的挑战。为了应对这些挑战，意法半导体需要快速的周转时间来生成高质量的制造测试向量。TetraMAX II使用数百万门FD-SOI SoC设计来跟踪评估，在不影响测试覆盖的前提下显示了运行时速度的数量级增长以及测试向量数量的大幅减少。结果，意法半导体正在其标准SoC设计流程中部署TetraMAX II。 东芝设计技术开发部高级经理Kazunari Horikawa也表示：“较长的ATPG运行时间以及日益增长的测试向量数量正在为我们的大规模SoC设计带来越来越大的挑战。在保持测试质量的同时实现测试成本最小化，这需要减少测试向量并缩短运行时间。我们一直在与Synopsys合作，并且通过评估确认：TetraMax II在保持测试质量的同时，能够缩短ATPG执行时间，并将测试向量的数量减少高达50%。我们计划在即将推出的SoC设计上采用TetraMAX II，并且相信TetraMAX II将凭借其强大的路线图，进一步降低测试成本。” 东芝已经确认Synopsys TetraMAX? II ATPG能够极大加快测试向量生成，缩短生产测试时间，并降低成本。由于即将推出的复杂SoC测试质量要求高，设计进度要求紧迫，东芝设计人员决定他们需要一种更快速的ATPG解决方案，以便在确保充分功率感知的同时，大量减少生成的测试向量。为了满足这些需要，并且随后全面评估的结果显示向量数量减少达50%，运行速度显著加快，并拥有先进的功率感知功能，东芝计划为其最新的消费电子SoC设计部署TetraMAX II。 |
|
|
