|
【摘要】：随着电子产品跟电子系统数量的不断增加,电子设备所处的电磁环境也越来越恶劣,电磁兼容性的问题也越来越突出,因此解决在同一电磁环境下的电子设备不受外界影响而保持正常工作的问题迫在眉睫,同时这个问题也受到了越来越多的关注,这一点也是研究电磁兼容的意义。如今超大规模集成电路工艺不断进步,特征尺寸越来越小,从而静电放电(Electrostatic Discharge)对IC可靠性带来越来越显著的危害。数据表明,30%-50%的芯片总失效数是由于ESD/EOS所造成的。如今解决ESD的问题主要是通过片外(off-chip)防护和片上(on-chip)防护单元来实现对芯片的保护,对于片上防护单元,设计初期由于我们并不知道其电路处理ESD的实际能力,因此需要在后期采用相应的芯片级ESD测试方法来估量片上防护单元对ESD脉冲干扰的处理能力,经过对芯片进行反复的测试与设计只有当芯片达到测试要求,芯片才会中流入市场。本文基于现有的系统级ESD测试方法,根据测试过程中遇到的问题,提出了一种改进的微处理器ESD测试方法,并对微处理器I/O保护电路进行了仿真优化。第一部分内容介绍了一种MCU的ESD测试方法。首先根据对系统级的ESD测试方法IEC61000-4-2标准展开研究,归纳和总结了系统级测试方法存在的不足。参照飞思卡尔现有的芯片上电ESD测试方法并对其进行了改善,提出了一种改进的微处理器测试方法。本文从ESD测试环境、测试PCB板级设计、测试板电路设计、测试具体流程以及测试软件等方面来展开介绍。第二部分内容主要介绍了改进型的ESD测试方法。由于飞思卡尔现有的微处理器ESD上电测试方法需要重复的焊接和拨放芯片,这是一个重复且耗费时间的过程,因此对原有的测试方法进行了改进。通过大量重复的实验以及对实验数据的处理验证了方法的可行性。第三部分内容对微处理器ESD保护电路展开了研究。根据ESD脉冲的特性以及测试结果,对IO电路进行了优化,并通过仿真分析及后续的测试对优化后的保护电路进行了验证。
|
