|
1991 年，22 岁的 Linus Torvalds一边在芬兰赫尔辛基大学学习计算机，一边设计了 Linux 著名的系统内核。26年来，这个开源的操作系统惠及了无数开发者和成千上万的公司，我们熟悉的安卓手机操作系统也源于这个开源内核，既然操作系统可以开源，那么CPU能开源吗？开源的CPU能给我们产业带来更多巨变吗？现在，这个问题有答案了。 青涩的大神--Linus Torvalds 在参加5月初的第六届RISC-V研讨会以前，我断断续续了解了RISC-V处理器的一些特点，不过在研讨会现场还是被亮出的对比参数吓到了！---同样32位处理器，RISC-V的Dhrystone数值竟然是ARM的8倍同样也是X86的8倍！而主频可以超过5倍！最高竟然跑到320MHz！DMIPS / MHz则秒杀了号称能效最好的Cortex-M0+内核。 而与A5相比，RISC-V V2的面积效率高了近乎50%！ 就是这样一款性能出色，功耗更低的CPU，它竟然是免费的！免费的！ “RISC-V完全开源，大家可以在Sifive网站(www.sifive.com)下载这款CPU的RTL 代码！”Sifive创始人，RISC-V指令集开发主导人加州大学伯克利分销教授ASPIRE实验室主任Krste Asanovic在第六届精简指令集计算机（RISC-V）研讨会上接受电子创新网采访时指出。“考虑到处理器的绝对数量，目前最主流的通用ISA（Instruction-Set Architecture, ISA指令集架构，是一个处理器支持的指令和指令的字节级编码）还是RISC。ISA和网络、操作系统、数据库、图像标准库比较，可以看到网络、操作系统、编译器等等领域都有主流的标准，基于该标准同时有开源免费的版本以及商用收费标准。不过在ISA领域，之前并没有公认的标准，也没有开源免费的ISA，仅有商用的ISA，这让整个ISA领域的生态显得死气沉沉。所以开源的RISC-V要给处理器领域带来活力。” RISC-V是加州大学伯克利分校的研究者为了支持计算机体系结构研究和教育目的而设计的新型指令集架构，指令集的开发遵循开源软件的开发方式。与主流芯片架构需要高昂的授权许可费用不同，RISC-V免费向所有人开放，开发者可以基于这个架构开发应用于PC、服务器、智能手机、可穿戴和其他设备的芯片。自从RISC-V架构提出以来，吸引了学术界和工业界的广泛关注与兴趣，谷歌、微软、高通及华为等顶尖公司成为RISC-V基金会的会员。 在本届研讨会上，我看到加州大学伯克利分校、剑桥大学、上海交通大学、中科院计算技术研究所，NVIDIA、SiFive、Achronix、华为、ARM等高校、研究机构、企业的参会代表与来自世界各地的参会者分享最新RISC-V项目信息，探讨该指令集的未来发展趋势、技术创新与应用。 现场大神随处可见 RISC架构领域开拓者计算机领域的泰斗--美国工程院美国科学院院士、加州大学伯克利分校教授也是RISC-V 处理器发明人David Patterson做了开幕演讲。
Krste Asanovic在随后的演讲中详细介绍了RISC-V 的来龙去脉。他回顾了ISA的发展史。指出在计算机发展之初，ROM比起RAM来说更便宜而且更快，所以并不存在片上缓存（cache）这个东西。在那个时候，复杂指令集（CISC）是主流的指令集架构。然而，随着RAM技术的发展，RAM速度越来越快，成本越来越低，因此在处理器上集成指令缓存成为可能。RISC的出现可谓水到渠成。研究发现计算机执行大多数程序时CISC指令集中绝大多数指令都只在极少的时间才被用到，因此专门为这些指令设计硬件并不划算。相反，使用精简指令集（RISC）可以大大简化硬件的设计，从而使流水线设计变得简化，同时也让流水线可以运行更快。RISC-V 正是UC伯克利发明的第五代RISC处理器。
我们知道，评估处理器性能的指标即程序运行时间由几个因素决定，即程序指令数，平均指令执行周期数（CPI）以及时钟周期。程序指令数由程序代码，编译器以及ISA决定，CPI由ISA以及微架构决定，时钟周期由微架构以及半导体制造工艺决定。对于RISC，程序指令数较多，但是CPI远好于CISC，因此RISC比CISC更快。 “当时我们看到X86 ISA有IP问题而且太复杂，而ARM内核当时还没有64位版本，也有IP问题而且太复杂。所以我们在2010年启动了一个3个月项目，去开发一款干净的ISA，当时有四个人是主设计师参与设计。”Krste Asanovic表示。“我们的目标是RISC-V能成为所有计算设备的标准ISA。”
他指出RISC-V作为一个开源ISA，首先要满足对ISA的一般要求。首先，它必须与现存的主流编程语言和软件兼容。第二，它必须有直接硬件实现，而不是一个虚拟机。第三，它必须有很好的弹性，能满足小至微控制器（MCU）大到超级计算机的需求。第四，能与各种实现方式兼容，包括FPGA，ASIC，全定制CPU，以及未来的其他实现。第五，需要与各种微架构配适，包括有序执行，无序执行，单发射，超标量等等。最后，还需要满足可扩展性（可以作为基础ISA，在特殊用途中加上额外的增强ISA），以及稳定性（不会一直变化，不会突然消失等等）。
除了满足一般的需求外，RISC-V还有自己的特色。首先，它很简单，比其他的商用ISA规模都要小很多。第二，它很干净，例如在用户与特权ISA之间泾渭分明，有非常清晰的界限。另外，RISC-V中没有与微架构或实现方式有关的特性，因此具有普适性。第三，RISC-V是模块化的ISA，它的基础ISA很小，但是可以根据用户需求去加载扩展集。
最后，RISC-V特别为了可扩展性和专精化做了优化，使用了可变长度的指令编码，并且有许多空间以供指令集扩展。最特别的一点是，RISC-V支撑了一个开源的社区，包含了非盈利基金会以及开源代码库。
David Patterson表示RISC-V包含一个非常小的基础指令集和一系列可选的扩展指令集。最基础的指令集只包含40条指令，通过扩展还支持64位和128位的运算以及变长指令，其他以完成的扩展包括了乘除运算、原子操作、浮点运算等，正在开发中的指令集还包括压缩指令、位运算、事务存储、矢量计算等。 指令集的开发也遵循开源软件的开发方式，即由核心开发人员和开源社区共同完成。
通过这一系列的指令集扩展，几乎可以用RISC-V构建适用于任何一个领域的微处理器，比如云计算、存储、并行计算、虚拟化/容器、MCU、应用处理器、DSP处理器等等。“RISC-V支持多核，而且扩展性很好，可以很方便地扩展到多核架构。”他强调，“使用RISC-V的理由有第一，RISC-V是免费开源架构，无须付费。第二，它的ISA比起其他ISA来说简单许多，因此验证起来也方便许多。第三，RISC-V很稳定，不用担心突然发生很大变化或者直接就消失。第四，RISC-V可以在各种设计中比起其他ISA更高效，面积、功耗和性能都更好。第五，RISC-V可以作为各种SoC核的基础ISA，第六，RISC-V具有很好的扩展性，可以随意按照需求扩展。” Krste Asanovic表示已经有一颗基于RISC-V的芯片流片成功，基于该芯片的开发板兼容Arduino售价59美元，而且他透露印度已经对RISC-V采取了积极的欢迎态度，在中国，RISC-V也收到欢迎已经有不少公司对表示了兴趣。
他还介绍了RISC-V基金会情况，目前已经有很多知名公司加入。
RISC-V基金会目前已经60家企业客户，金牌赞助商每年加纳会费1万美元，银牌赞助商每年5000美元。
“不过，RISC-V其实不是一个开源的处理器，它是一套ISA规范。”Krste Asanovic强调，“在芯片设计中，最大的成本是软件，所以我们要确保在所有芯片上可以复用。RISC-V基金会既鼓励基于RISC-V ISA的 开源处理器设计，也鼓励支持RISC-V ISA专有设计。” 欢迎参与投票 【推介】ELEXCON2017深圳国际电子展暨嵌入式系统展：是华南地区规模最大的专业电子和嵌入式技术展，ELEXCON2017将于2017年12月21-23日在深圳会展中心举行。从元件到系统，从设计到制造，ELEXCON2017将汇聚超过800家重要供应商提供的最新技术和产品，覆盖的热点涵盖：嵌入式、物联网、电力电子、人机交互与生物识别、无线充电、医疗电子、传感器、电动汽车、智能制造等。
|
|
|
来自： StephenCSP > 《手机资讯》
