JESD204B协议解析

 

　　在使用最新模数转换器（ADC）和数模转换器（DAC）设计系统时，我已知道了很多有关JESD204B接口标准的信息，这些器件使用该协议与FPGA通信。有一个没有深入讨论的主题就是解决ADC至FPGA 和FPGA 至DAC链路问题的协议部分，这两种链路本来就是相同的TX 至RX系统。作为一名应用工程师，所需要的就是了解其中的细微差别，这样才能充分利用JESD204B通过现有LVDS和CMOS接口提供的优势。

　　有了JESD204B，无需再：

　　● 使用数据接口时钟（嵌入在比特流中）

　　● 担心信道偏移（信道对齐可修复该问题）

　　● 使用大量I/O（高速串行解串器实现高吞吐量）

　　● 担心用于同步多种IC的复杂方法（子类1 和2）

　　我们来考虑一种由ADC 等数字源向FPGA发送数字数据的简单情况。在正确发送或接收数据之前，有几件事必须要做，如图1所示以及下文所说明的那样。

　　图 1  JESD204B 协议状态图

　　1. 代码组同步（CGS）- 不需要接口时钟，因此RX必须将其数位及字边界与TX串行输出对齐。RX 可向TX发送SYNC请求，让其通过所有信道发送一个已知的重复比特序列，本例中每字符每K 是K28.5。确切的字符比特序列可在标准中找到。RX 将移动每个信道上的比特数据，直到找到4个连续的K28.5字符为止。这时，它不仅将知道比特及字边界，而且已经实现了CGS。随后，它会取消对SYNC的断言，而TX和RX则都会进入下一个状态：初始信道对齐序列（ILAS）。

　　2. ILAS - JESD204B 协议的一个良好特性可实现通过RX模块中的一些FIFO/缓冲器吸收信道偏移。在实现CGS后，TX 可在每个信道上发送已知的字符帧集合，称为信道对齐序列（以每字符每R K28.0 开始，以每字符每A K28.3 结束）。收到对齐序列后，RX 会对数据进行FIFO缓冲，直到所有信道都收到完整的对齐序列。由于已经知道了整个序列，因此信道随后可重新对齐，这样每个信道上的任何信道偏移都可通过FIFO存储器吸收，而且，信道随后还可在相同的时间点、在RX 模块内释放该数据。这可缓解为串行解串器信道提供匹配布局的需求，因为信道偏移可通过FIFO存储器吸收。

　　3. 用户数据 - 在代码组同步及信道对齐后，就可正确接收用户数据。如果在该最后状态时用户数据无效，则需要重新启动本过程，RX 会发送一个SYNC请求重新开始该过程。