|
本帖最后由 z00143104 于 2016-7-8 23:47 热插拔 1、热拔插系统必须使用电源缓启动设计 热拔插系统在单板插入瞬间，单板上的电容开始充电。因为电容两端的电压不能突变，会导致整个系统的电压瞬间跌落。同时因为电源阻抗很低，充电电流会非常大，快速的充电会对系统中的电容产生冲击，易导致钽电容失效。如果系统中采用保险丝进行过流保护， 瞬态电流有可能导致保险丝熔断， 而选择大电流的保险丝会使得在系统电流异常时可能不熔断，起不到保护作用。所以，在热拔插系统中电源必须采用缓启动设计，限制启动电流，避免瞬态电流过大对系统工作和器件可靠性产生影响。 LDO 1、在压差较大或者电流较大的降压电源设计中，建议采用开关电源，避免使用 LDO 采用线性电源（包括 LDO）可以得到较低的噪声，而且因为使用简单，成本低，所以在单板上应用较多。FPGA 内核电源、某些电路板上射频时钟部分的电源等都使用线性电源从更高电压的电源上调整得到。线性电源的基本原理如图所示。输出电压经过采样后和参考电源（由晶体管带隙参考源或者 齐纳二极管提供）进行减法运算，差值经过放大后控制推动管上的电压降 V dropout =V output -V input ， 使得当 V input 变化或者负载电流变化导致 V output 变化时，通过 V dropout 的变化保证 V output 的稳定。  由图中可见，负载电流全部流过调整管，而输入电压和输出电压之间的差异全部都加在调整管上。调整管上耗散的功率为 V dropout *I。当电压差较大时，或者负载电流较大时，稳压器将承受较大的功率耗散。 LDO必须计算热耗并满足降额规范 另外，输入的电源提供的功率为 V input *I，即采用线性电源时电源功率的计算不能使用负载电压和电流的乘积计算，必须采用线性电源输入电压和负载电流的乘积计算采用线性电源时电源功率的计算不能使用负载电压和电流的乘积计算，必须采用线性电源输入电压和负载电流的乘积计算。必须经过计算和热仿真确保系统的正常工作。 例如采用 1 只 TO-263 封装的 LDO 将电压从 3.3V 降到 1.2V，负载电流为 1.5A，负载上耗散的功率为 1.8W。此时 LDO 上承担了 2.1V 压降，耗散的功率 3.15W，3.3V 电源提供的功率为 4.95W！ 封装的热阻约为 40℃/W，则如果不采取任何散热措施，则温升能够达到约 120℃。对 LDO 必须通过热仿真确定合适的散热措施，并且在 3.3V 电源在预算中必须能够提供 1.5A 的电流（或者 5W 以上的功率） ，保证系统的工作正常。 （对于线性电源的原理参见参考文档《电源是怎样炼成的》PPT教程 。 ） 采用开关电源能够达到很高的效率，对大电流及大压差的场合，推荐采用开关电源进行转换。如果电路对纹波要求较高， 可以采用开关电源和线性电源串联使用的方法， 采用线性电源对开关电源的噪声进行抑制。 2、LDO 输出端滤波电容选取时注意参照手册要求的最小电容、电容的 ESR/ESL 等要求确保电路稳定。推荐采用多个等值电容并联的方式，增加可靠性以及提高性能 LDO 输出电容为负载的变化提供瞬态电流，同时因为输出电容处于电压反馈调节回路之中，在部分 LDO 中，对该电容容量有要求以确保调节环路稳定。该电容容量不满足要求，LDO 可能发生振荡导致输出电压存在较大纹波。 多个电容并联，以及对大容量电解电容并联小容量的陶瓷电容，有利于减少 ESR 和 ESL，提高电路的高频性能，但是对于某些线性稳压电源，输出端电容的 ESR 太低，也可能会诱发环路稳定裕量下降甚至环路不稳定。 滤波电容 1、 电源滤波可采用 RC 、LC 、π 型滤波。电源滤波建议优选磁珠，然后才是电感。同时电阻、电感和磁珠必须考虑其电阻产生的压降 对电源要求较高的场合以及需要将噪声隔离在局部区域的场合， 可以采用无源滤波电路。 在采用无源滤波电路时，推荐采用磁珠进行滤波。 磁珠和电感的主要区别是，电感的Q值较高，而磁珠在高频情况下呈阻性，不易发生谐振等现象。 电感加工精度较高，而磁珠加工精度相对较低，成本也较便宜。在选择滤波器件时，优选磁珠。选择电阻和电容构成无谐振的一阶 RC 低通滤波器，但是该电路只能应用于电流很小的情况。负载电流将在电阻上形成压降，导致负载电压跌落。无论是采用何种滤波器，都需要考虑负载电流在电感、磁珠或者电阻上的压降，确认滤波后的电压能够满足后级电路工作的要求。例如在某单板锁相环路设计中采用了一阶 RC 滤波器，滤波电阻选择12 欧姆。锁相环中 VCXO 的工作电流约为 30mA，在滤波电阻上产生 300mV 的压降，额定电压 3.3V的 VCXO 实际工作电压只有不到 3V，易发生停振等现象。在某光口子卡上，发生过某型号光模块当光纤插上时 SD（光检测）信号上升缓慢，不能正确反映实际情况的问题。经过检查发现滤波电感的直流电阻约为 3 欧姆， 光模块工作电流约为 100mA， 电感上的压降导致光模块的工作电压只有约 2.9V 左右， 在该型号光模块上会出现 SD 上升缓慢的故障。 另外，对于滤波电路，应保证电感、磁珠或者电阻后的电容网络能够保证关心的所有频率下，都能够保证低阻抗。必要时应采用多种容量的电容并联，并局部铺铜的方式达到目标阻抗。 （参见时钟驱动芯片滤波电路设计部分） 。在某单板上，采用了磁珠和 0.1u 电容为时钟驱动芯片提供滤波。经过测试，时钟驱动芯片管脚上的纹波高达 1V 以上。采用多电容并联的方式可以有效地为时钟芯片提供去耦。 2、 大容量电容应并联小容量陶瓷贴片电容使用 大容量电容一般为电解电容，其体积较大，引脚较长，经常为卷绕式结构（钽电容为烧结的碳粉和二氧化锰） 。这些电容的等效串联电感较大，导致这些电容的高频特性较差，谐振频率大约在几百 KHz到几 MHz 之间（参见 Sanyo 公司 OSCON 器件手册和 AVX 公司钽电容器件手册） 。小容量的陶瓷贴片电容具有低的 ESL 和良好的频率特性，其谐振点一般能够到达数十至数百 MHz（参见参考文献《High-speed Digital Design》以及 AVX 等公司陶瓷电容器件手册） ，可以用于给高频信号提供低阻抗的回流路径，滤除信号上的高频干扰成分。因此，在应用大容量电容（电解电容）时，应在电容上并联小容量瓷片电容使用。 3、输入电容 计算输入电容的纹波电流，这个推导的过程，利用到积分公式。通过分析和推导，可以对电路的工作原理有比较透彻的理解。 如果考虑输出纹波电流。那么电容上的纹波电流的波形为：  由于在上管打开的阶段，输入电流的大小即可近似的看成输出电流的大小。所以只需要将输出电流的波形叠加在输入电容的波形上面，可以得到上图中的波形。 那么按照有效电流定义，我们可以通过对电流平方在时间上的计算  为了简便计算，我们将能量拆成纹波部分，和直流部分。 原先的直流部分，我们直接用乘法进行计算。 直流部分，我们按照近似计算的方法可以得到。 交流部分的功耗，我们按照公式计算可以得到：  所以总的电容上的有效电流为：  如果选用220uF的电容,每个能承受的有效电流为3.8A。。如果我们计算出来输入电容的有效电流值为7A，则需要选用220uF电容2个。高分子电解电容能够承受的有效电流值是有限的。在设计时需要充分考虑电容的承受能力。 升压电路 1、 升压电源（BOOST）使用必须增加一个保险管以防止负载短路时，电源直通而导致整个单板工作掉电。保险的大小由模块的最大输出电流或者负载最大电流而定 升压电源（Boost）的基本拓扑如下图所示：  当 Q1 导通时两端电阻很小， 电源电压加在 L两端，电能转化为磁场存储在 L 中，此时 D1 截止，避免 C0 上的电压向 Q1 流动。当 Q1 关断时，L 中的电流不能突变，电源和 L 一起通过 D1 向C0 充电并向负载供电，得到一个高于输入电压的输出电压。 由图中拓扑可以看出，我们不能通过控制 Q1 的通断来切断输入和输出之间的通路或者控制输出电流。当输出电源短路时，输入电源（一般是单板主电源）通过 L 和 D1 直接短路到地。导致的结果将是L 或者 D1 烧毁且失效模式为开路。在 L 或者 D1 烧毁之前，单板电源处于短路状态，如果 L 和 D1 电流降额较大，可能导致单板电源保护而不能上电。为了避免上述问题， 建议为升压电源添加一个保险管防止负载短路， 保险的大小依照模块的最大输出电流或者负载的最大电流而定。 防反接 1、电源要有防反接处理，输入电流超过 3A于 ，输入电源反接只允许损坏保险丝；低于或等于 3A,输入电源反接不允许损坏任何器件 电源要有防反接处理，输入电流超过 3A，输入电源反接只允许损坏保险丝；低于或等于 3A,输入电源反接不允许损坏任何器件。回路电流较大时，直流电源反接处理可以按照以下方法处理。原理图如下所示：  直流电源正常接入时， 光耦D1由于输入二极管反偏置， 所以输出C－E不能导通， 这时并联的NMOS管将由于 G－S 电压的稳压至 12V，使 D-S 导通。这样电源回路将能顺利形成。电容 C1 是起到缓启动作用的，这样可以起到防浪涌的目地。电阻 R6、二极管 VD3 构成电容 C1 的放电回路。当电源反接的时候，由于光耦输入二极管正偏置，输出 C-E 导通，使并联的 NMOS 管截止。这样回路就切断了，起到了防反接保护的作用。由于并联 NMOS 管的 R DS 比较小，损耗小，比较适合于低压大电流的场合。回路电流较小时，可以直接在输入回路中串联二极管。反接时，由于二极管的单向导电性，电源被阻断。 电感 1、禁用磁饱和电路；禁止选用采用磁饱和电路的电源模块 禁用磁饱和电路，因为： 1、磁饱和电路因为所用磁环的原因对温度比较敏感，易在高温工作时不稳定。 2、动态负载能力差，在磁饱和路负载最小时工作最恶劣，易形成输出不稳定。 上电时序 1. 对于多工作电源的器件，必须满足其电源上掉电顺序要求 对于有核电压、IO 电压等多种电源的器件，必须满足其上电和掉电顺序的要求。这些条件不满足，很有可能导致器件不能够正常工作，甚至触发闩锁导致器件烧毁。例如 TMS320C6414T 型 DSP，2005年 5 月之后的 Errata 中说明，当 DVDD 较 CVDD 早上电时，可能出现 PCI/HPI 数据错的问题。对于 QDR、DDR 内存，其上电顺序也有要求，否则可能导致闩锁，造成器件烧毁的后果。当有多个电源时， 如必要可采用专用的上电顺序控制器件确保上电顺序。 设计中应保证在器件未加载烧结文件时，电源处于关断状态设计中应保证在器件未加载烧结文件时，电源处于关断状态。也可以通过在不同的电源之间连接肖特基二极管确保上电掉电过程中不会违反上掉电顺序要求。  因为电源模块、 电源上的电容都会对电源上电顺序产生影响， 可能出现上电过程中违反电压要求的情况，如上右图所示，所以必须进行测试验证。 2、 多个芯片配合工作，必须在最慢上电器件初始化完成后开始操作 当多个芯片配合工作时， 必须在最慢的期间完成初始化后才能开始操作， 否则可能造成不可预料的结果。 例如 LVT16244 驱动器具有上电 3 态功能，即使 OE 端被下拉到地，也需要等到电源电压上升到一定阈值才会脱离高阻态， 而此前 EPLD 等器件可能已经开始工作， 这样就可能导致 EPLD 读到错误的状态。参见前面的说明。对于某些 ROM 等器件，在上电后一段时间才能开始工作，如果在此之前就开始读取，也可能导致数据错误。 PCB设计 1、 电源模快/ 芯片感应端在布局时应采用开尔文方式 很多电源模块和电源芯片在设计时，采用了独立的 Sense 管脚，作为对输出电压的反馈输入。这个Sense 信号应该从取用电源的位置引给电源模块，而不应该在电源模块输出端直接引给电源模块，这样可以通过电源模块内部的反馈补偿掉从电源模块输出传输到实际使用电源处路径带来的衰减。 如下图中 白色走线所示。  对于电源监控电路等，也应该遵守相同的原理，即从实际需要监控点将电源引给监控电路，而不是从监控电路最近处引给监控电路，以确保精确性。 2、Buck电源PCB设计要点 1、输入电容，输出电容尽量共地； 2、输出电流过孔数量保证通流能力足够，电流为设定的过流值； 3、如果输出电流大于20A，最好区分控制电路AGND和功率地GND，两者单点接地,如果不做区分，保证AGND接地良好； 4、输入电容靠近上管的D极放置； 5、Phase管脚因为其强电流，高电压的特性，辐射大，需做以下处理 a：Phase相连接的上管的S极，下管的D极和电感一端打平面处理，且不打过孔，即尽量保证3者和电源芯片在同一个平面上，且最好放置在top面； b：Phase平面保证足够的通流能力的前提下，尽量减小面积； c：关键信号远离该Phase平面； d：小电流的Phase网络直接拉线处理，禁止拉平面； 6、输入电容的GND，电源输入因为噪声大，敏感信号需远离该平面，遵循3W原则，禁止高速信号在上述地平面打的过孔中间走线，尤其关注背板的高速信号； 7、GATE,BOOT电容走线尽量粗，一般为15mil~40mil； 8、电压采样因为电流小，容易受干扰，如果为近端反馈尽量靠近电源芯片，如果为远端反馈，需走差分线，且远离干扰源； 9、DCR电流采样网络，需要差分走线，整个采样网络尽量紧凑，且需靠近电源芯片放置，温度补偿电阻靠近电感放置； 10、环路补偿电路尽量面积小，减小环路，靠近电源芯片放置； 11、电感下禁止打孔，一方面防止有些电感为金属表层，出现短路；一方面因为电感的辐射大，如果下面打孔，噪声会耦合； 12、MOS管下需打过孔进行散热，过孔数量按照输出最大电流计算，非过流值； 13、电源芯片底部打过孔到背面进行散热处理，覆铜越大散热越好，最好部分亮铜处理；  电源缓启动  在电信工业和微波电路设计领域，普遍使用MOS管控制冲击电流的方达到电流缓启动的目的。MOS管有导通阻抗Rds_on低和驱动简单的特点，在周围加上少量元器件就可以构成缓慢启动电路。虽然电路比较简单，但只有吃透MOS管的相关开关特性后才能对这个电路有深入的理解。 本文首先从MOSFET的开通过程进行叙述： 尽管MOSFET在开关电源、电机控制等一些电子系统中得到广泛的应用，但是许多电子工程师并没有十分清楚的理解MOSFET开关过程，以及MOSFET在开关过程中所处的状态一般来说，电子工程师通常基于栅极电荷理解MOSFET的开通的过程，如图1所示此图在MOSFET数据表中可以查到 图1 AOT460栅极电荷特性 MOSFET的D和S极加电压为VDD，当驱动开通脉冲加到MOSFET的G和S极时，输入电容Ciss充电，G和S极电压Vgs线性上升并到达门槛电压VGS(th)，Vgs上升到VGS(th)之前漏极电流Id≈0A，没有漏极电流流过，Vds的电压保持VDD不变。 当Vgs到达VGS(th)时，漏极开始流过电流Id，然后Vgs继续上升，Id也逐渐上升，Vds仍然保持VDD当Vgs到达米勒平台电压VGS(pl)时，Id也上升到负载电流最大值ID，Vds的电压开始从VDD下降。 米勒平台期间，Id电流维持ID，Vds电压不断降低。 米勒平台结束时刻，Id电流仍然维持ID，Vds电压降低到一个较低的值米勒平台结束后，Id电流仍然维持ID，Vds电压继续降低，但此时降低的斜率很小，因此降低的幅度也很小，最后稳定在Vds=Id×Rds(on)因此通常可以认为米勒平台结束后MOSFET基本上已经导通。 对于上述的过程，理解难点在于为什么在米勒平台区，Vgs的电压恒定？驱动电路仍然对栅极提供驱动电流，仍然对栅极电容充电，为什么栅极的电压不上升？而且栅极电荷特性对于形象的理解MOSFET的开通过程并不直观因此，下面将基于漏极导通特性理解MOSFET开通过程。 MOSFET的漏极导通特性与开关过程。 MOSFET的漏极导通特性如图2所示MOSFET与三极管一样，当MOSFET应用于放大电路时，通常要使用此曲线研究其放大特性只是三极管使用的基极电流、集电极电流和放大倍数，而MOSFET使用栅极电压、漏极电流和跨导。 图2 AOT460的漏极导通特性 三极管有三个工作区：截止区、放大区和饱和区，MOSFET对应是关断区、恒流区和可变电阻区注意：MOSFET恒流区有时也称饱和区或放大区当驱动开通脉冲加到MOSFET的G和S极时，Vgs的电压逐渐升高时，MOSFET的开通轨迹A-B-C-D如图3中的路线所示 图3 AOT460的开通轨迹 开通前，MOSFET起始工作点位于图3的右下角A点，AOT460的VDD电压为48V，Vgs的电压逐渐升高，Id电流为0，Vgs的电压达到VGS(th)，Id电流从0开始逐渐增大 A-B就是Vgs的电压从VGS(th)增加到VGS(pl)的过程从A到B点的过程中，可以非常直观的发现，此过程工作于MOSFET的恒流区，也就是Vgs电压和Id电流自动找平衡的过程，即Vgs电压的变化伴随着Id电流相应的变化，其变化关系就是MOSFET的跨导：Gfs=Id/Vgs，跨导可以在MOSFET数据表中查到 当Id电流达到负载的最大允许电流ID时，此时对应的栅级电压Vgs(pl)=Id/gFS由于此时Id电流恒定，因此栅极Vgs电压也恒定不变，见图3中的B-C，此时MOSFET处于相对稳定的恒流区，工作于放大器的状态 开通前，Vgd的电压为Vgs-Vds，为负压，进入米勒平台，Vgd的负电压绝对值不断下降，过0后转为正电压驱动电路的电流绝大部分流过CGD，以扫除米勒电容的电荷，因此栅极的电压基本维持不变Vds电压降低到很低的值后，米勒电容的电荷基本上被扫除，即图3中的C点，于是，栅极的电压在驱动电流的充电下又开始升高，如图3中的C-D，使MOSFET进一步完全导通 C-D为可变电阻区，相应的Vgs电压对应着一定的Vds电压Vgs电压达到最大值，Vds电压达到最小值，由于Id电流为ID恒定，因此Vds的电压即为ID和MOSFET的导通电阻的乘积 基于MOSFET的漏极导通特性曲线可以直观的理解MOSFET开通时，跨越关断区、恒流区和可变电阻区的过程米勒平台即为恒流区，MOSFET工作于放大状态，Id电流为Vgs电压和跨导乘积 电路原理详细说明： MOS管是电压控制器件，其极间电容等效电路如图4所示。 图4. 带外接电容C2的N型MOS管极间电容等效电路 MOS管的极间电容栅漏电容Cgd、栅源电容Cgs、漏源电容Cds可以由以下公式确定： 公式中MOS管的反馈电容Crss,输入电容Ciss和输出电容Coss的数值在MOS管的手册上可以查到。 电容充放电快慢决定MOS管开通和关断的快慢，Vgs首先给Cgs 充电，随着Vgs的上升，使得MOS管从截止区进入可变电阻区。进入可变电阻区后，Ids电流增大，但是Vds电压不变。随着Vgs的持续增大，MOS管进入米勒平台区，在米勒平台区，Vgs维持不变，电荷都给Cgd 充电，Ids不变，Vds持续降低。在米勒平台后期，MOS管Vds非常小，MOS进入了饱和导通期。为确保MOS管状态间转换是线性的和可预知的，外接电容C2并联在Cgd上，如果外接电容C2比MOS管内部栅漏电容Cgd大很多，就会减小MOS管内部非线性栅漏电容Cgd在状态间转换时的作用，另外可以达到增大米勒平台时间，减缓电压下降的速度的目的。外接电容C2被用来作为积分器对MOS管的开关特性进行精确控制。控制了漏极电压线性度就能精确控制冲击电流。 电路描述： 图5所示为基于MOS管的自启动有源冲击电流限制法电路。MOS管 Q1放在DC/DC电源模块的负电压输入端，在上电瞬间，DC/DC电源模块的第1脚电平和第4脚一样，然后控制电路按一定的速率将它降到负电压，电压下降的速度由时间常数C2*R2决定，这个斜率决定了最大冲击电流。 C2可以按以下公式选定： R2由允许冲击电流决定： 其中Vmax为最大输入电压，Cload为C3和DC/DC电源模块内部电容的总和，Iinrush为允许冲击电流的幅度。 图5 有源冲击电流限制法电路 D1是一个稳压二极管，用来限制MOS管 Q1的栅源电压。元器件R1，C1和D2用来保证MOS管Q1在刚上电时保持关断状态。具体情况是： 上电后，MOS管的栅极电压要慢慢上升，当栅源电压Vgs高到一定程度后，二极管D2导通，这样所有的电荷都给电容C1以时间常数R1×C1充电，栅源电压Vgs以相同的速度上升，直到MOS管Q1导通产生冲击电流。 以下是计算C1和R1的公式： 其中Vth为MOS管Q1的最小门槛电压，VD2为二极管D2的正向导通压降，Vplt为产生Iinrush冲击电流时的栅源电压。Vplt可以在MOS管供应商所提供的产品资料里找到。 MOS管选择 以下参数对于有源冲击电流限制电路的MOS管选择非常重要： l 漏极击穿电压 Vds 必须选择Vds比最大输入电压Vmax和最大输入瞬态电压还要高的MOS管，对于通讯系统中用的MOS管，一般选择Vds≥100V。 l 栅源电压Vgs 稳压管D1是用来保护MOS管Q1的栅极以防止其过压击穿，显然MOS管Q1的栅源电压Vgs必须高于稳压管D1的最大反向击穿电压。一般MOS管的栅源电压Vgs为20V，推荐12V的稳压二极管。 l 导通电阻Rds_on. MOS管必须能够耗散导通电阻Rds_on所引起的热量，热耗计算公式为： 其中Idc为DC/DC电源的最大输入电流，Idc由以下公式确定： 其中Pout为DC/DC电源的最大输出功率，Vmin为最小输入电压，η为DC/DC电源在输入电压为Vmin输出功率为Pout时的效率。η可以在DC/DC电源供应商所提供的数据手册里查到。MOS管的Rds_on必须很小，它所引起的压降和输入电压相比才可以忽略。 图6. 有源冲击电流限制电路在75V输入，DC/DC输出空载时的波形 设计举例 已知： Vmax=72V Iinrush=3A 选择MOS管Q1为IRF540S 选择二极管D2为BAS21 按公式（4）计算：C2>>1700pF。选择 C2=0.01μF; 按公式（5）计算：R2=252.5kW。选择 R2=240kW，选择R3=270W<<R2; 按公式（7）计算：C1=0.75μF。选择 C1=1μF; 按公式（8）计算：R1=499.5W。选择 R1=1kW 图6所示为图5 电路的实测波形，其中DC/DC电源输出为空载。 在描述米勒平台（miller plateau）之前，首先来看看“罪魁祸首”米勒效应（miller effect） 。 假设一个增益为-Av的理想反向电压放大器如图 1 所示，在放大器的输出和输入端之间连接一个阻值为 Z 的阻抗。定义输入电流为 Ii（假设放大器的输入电流为 0） ，输入阻抗为 Zin，那么有如下的等式关系， 由此可见，反向电压放大器增加了电路的输入电容，并且放大系数为（1 Av） 。这个效应最早是由 John Milton Miller 发现的并发表在他 1920 的著作中，所以称之为米勒效应。 再联系到我们的 MOSFET，加入寄生电容的原理图可以由下左图来表示。假设想象图 2 （1）的的 MOSFET 是一个共源电路（common source） ：Drain 为输出端，Source 接地，Gate 为输入端。根据 MOSFET 的小信号模型，MOSFET 形成了一个反向电压放大器，其等效电 路可以由图 2（2）来表示。 MOSFET 形成的电压放大器的增益需要根据其输出和输入电阻来判断，不同的 MOSFET 会有不同的结构，所以增益很难量化，某些情况下其放大系数可以达到数百倍。CGD则形成了 一条反馈回路（连接输出端口 Drain 和输入端口 Gate） ，于是在 MOSFET 中的米勒效应就形 成了。 接下来就是万众瞩目的米勒平台了，MOSFET 开启时的电压和电流曲线如图 3 所示。 ?? 在 0-t1的时间内上升到 MOSFET 的阈值电压。 漏极电流 IDS从 t1结束时到 t3开始时从 0 上升 到稳定负载电流，VGS继续上升到米勒平台电压 VGP。在 t3时间内，VGS一直处于平台电压， VDS开始下降至正向导通电压 VF。在 t3 时间后，VGS继续上升。这里我们来分析一下为什么 波形会是这个样子。 图 3 首先，我们需要先要了解一下 MOSFET 寄生电容的大体情况。在 MOSFET 的 DATASHEET 中，采用的定义方法如图 4 所示。需要注意的是，Crss就是我们所说的 CGD。 一般而言，在 MOSFET 关闭的状态下，CGS比 CGD要大很多。以大家熟知的 IRF540 为例，IRF540 的 Ciss=CGS CGD=1700pF, Crss=CGD=120PF, 那么 CGS=Ciss-CGD=1580pF. 需要指出的是两者的值都与电容两端的电压相关，这也就是为什么在 DATASHEET 中会标明测试的条 件。因此，相应的瞬态电容值与乘积（CGS*VGS）和（CGD*VGD）的斜率有关，既 接合 MOSFET 的图 3 来看，在 t3时间之前，由于 CGS远大于 CGD，所以在此时间段内 VGS的上升斜率主要有 CGS决定。当 t3开始时，参照式（2， ）VGD的变化使得给 CGD在这个时间段内的电容值增加，同样使得充电电流迅速增加。所以在 t3时间内，VGS的斜率主要由 CGD的来决定。值得注意的是，VGS在 t3阶段内的斜率往往都很小甚至为 0，这是因为 VGD在这段时间的电压变化非常大， 使得门极中的大部分电流都用来给 CGD充电， 从而只有很少或者没有电流流向CGS。再次使用IRF540为例， 在DATASHEET上的有这么一组数据， Qgs=11nC,Qgd=32nC. 从前面可以看出，MOSFET 关断状态下的 CGD 远远小于 CGS，但是却需要更多的充电电荷。仔细看 Qgd 的注释中，标明了是受到了“Miller”米勒效果的放大。在 t3时间段以后，VGD=VF且不再变化，此时的 CGD的电容值也就变成了一个固定的值，并且容值比之前大了很多甚至接近于 CGS。因此，在 t3之后的 VGS上升的斜率不如在 t1内的那 般陡峭，而是平缓了很多如图 3 所示。 很多人在测试 VGS 波形的时候，观测到的并不是一个平台，而是一个坑，既在平台之前有 一个电压尖峰。借用网友荨麻草的图来说明情况， 尖峰的主要形成原因与米勒效应并无太大关系， 主要是由于源极附近的杂散电感所致。 在图3 的 t1-t3时刻之间，骤然增加的源极极电流在杂散电感上感应生成了电压尖峰。 以下是网友一花一天堂的仿真对比试验， 通过在 MOSFET 的源级处加入 nH 级的电感来模拟杂散电感。对比上下两幅图可知，源级附近的杂散电感为米勒平台间电压尖峰的主要原因。这里需要指出的是，图 3 只是一个近似的画法，大家普遍认同 IDS的拐点与 VGS进入米勒平台发生在同一时刻。这样杂散电感产生的尖峰就出现在了米勒平台之前。但是 VGS进入米勒平台的时间是由 CGD与 VGD的乘积（CGD*VGD）的斜率决定的。当漏极电流很小且输出阻抗很大的时候，VGS进入米勒平台的时间要早于 IDS的拐点。这时，源极的杂散电感形成的电压尖峰就出现在了米勒平台之间。
由于上面那段话过于生涩，经 greendot 老师的指点，这里可以用一个比较简单的方法或者说是经验来判断杂散电感的尖峰所处的位置。若 MOSFET 连接的负载为感性（连接于 MOSFET的漏极） ，则产生的波形如图 3 所示，产生的尖峰处于平台之前。其作用原理：假设用一个电流源来模拟感性负载，并在其两端反向并联一个二极管用于模拟 MOSFET 关断期间的电流回路，如图 9 所示。当 Vgs上升至 Vth时，IDS从 0 开始上升，并由式（3）在 VGS上产生感应电压。在 IDS上升至拐点既 I DS等于电流源电流之前，会有一部分的电流通过二极管返回至电流 源。此时，由于二极管嵌位的作用，VDS两端的电压为供电电压 Vcc（忽略二极管正向导通电压） 。联系本文关于米勒效应的描述，VDS电压不变的时候，MOSFET 的放大增益为 0，所以此时的 VGS曲线还没有受到米勒效应的影响。当 IDS上升至拐点后，二极管关断，VDS的电压再开始下降，如图 3 所示。此时 MOSFET 形成了一个放大电路，C GD受到米勒效应的影响，使得 VGS进入米勒平台。但 IDS已不再变化，此刻的式（3）为 0，所以形成的电压尖峰处于米勒平台之前。 再次感谢一花一天堂的仿真图。通过对比可以发现，感性负载是的杂散电感在 VGS上生成的电压尖峰处于米勒平台之前。 若负载为阻性时，其波形过程为：IDS从 0 开始上升时，VDS=Vcc-（IDS*Load） ，所以 VDS同时开始下降，MOSFET 即刻形成一个放大电路，VGS 进入米勒平台。由于 IDS的上升过程和 VGS进入米勒平台为同一时间， 在杂散电感上形成的感应电压便叠加在了米勒平台区间。 仿真结果如图 10（下图中的 Vds 应为 Vgs） ， |
|
|
