|
消除影响ADC精度的因素（1）
1、ADC模块自身的误差 积分线性误差（ILE）和微分线性误差（DLE）依赖于ADC模块的设计，校准它们是困难的。进行多次转换再做平均可以减小它们的影响。偏移和增益误差可以简单地使用ADC模块的自校准功能补偿。 2、电源噪声，尤其是开关电源（SMPS）的高频噪声 线性稳压器具有较好的输出。强烈建议在整流输出端连接滤波电容。如果使用开关型电源，建议使用一个线性稳压器为模拟部分供电。建议在电源线和地 线之间连接具有良好高频特性的电容，即在靠近电源一端应放置一个0.1μF和一个1~10μF的电容。每一对VDD和VSS管脚都需要使用单独的去藕电 容。VDDA管脚必须连接到2个外部的去藕电容器（10nF瓷介电容+1μF的钽电容或瓷介电容）对于100脚和144脚封装的产品，可以在VREF+上 连接一个外部的ADC的参考输入电压，从而改善对输入低电压的精度。 消除影响ADC精度的因素（2）
消除影响ADC精度的因素（3）
1、电源输出不稳，随负载变化 ADC模块使用VREF+或VDDA作为模拟参考，数字数值的输出是这个参考电压与模拟输入信号的比值，VREF+必须在各种负载情况下保持稳定。可以使用诸如LM236作为VREF+的参考电压，这是一个2.5V的电压参考二极管 2、模拟输入信号的噪声 平均值方法：适合处理不频繁变化的模拟输入信号，增加一个外部滤波器消除高频噪声。 3、将最大的信号幅度与ADC动态范围匹配 选择参考电压（仅适合于具有VREF+引脚的产品），使用一个外部的前级放大器。 4、I/O引脚间的串扰（临近数字信号的翻转） 模拟信号线的周围布置地线产生屏蔽，能有效地减小串扰干扰噪声。 消除影响ADC精度的因素（4）
VDD与VDDA的处理 供电引脚 STM32共有7种封装规格，共有多组VDD/VSS引脚，以及一组VDDA/VSSA引脚。
尽管所有VDD和所有VSS在内部相连，在芯片外部仍然需要连接上所有的VDD和VSS。因为导线较细，内部连接负载能力较差，抗干扰的能力也较差，如果漏接VDD或VSS，容易造成内部线路损坏，同时抗干扰能力下降。 VDD与VSS的去藕电容 每对VDD与VSS都必须在尽可能靠近芯片处分别放置一个10nF~100nF的高频瓷介电容。在靠近VDD3和VSS3的地方放置一个4.7μF~10μF的钽电容或瓷介电容。
VDD与VDDA的关系
VDDA为所有的模拟电路部分供电，包括：
ADC模块，复位电路，PVD（可编程电压监测器），PLL，上电复位（POR）和掉电复位（PDR）模块，控制VBAT切换的开关等。即使不 使用ADC功能，也需要连接VDDA，强烈建议VDD和VDDA使用同一个电源供电。VDD与VDDA之间的电压差不能超过300mV，VDD与VDDA 应该同时上电或调电。 供电方案
如何达到最优功耗水准 低功耗模式
I/O引脚的处理
1、如果需要减小I/O端口的电流消耗，可以根据具体情况配置I/O端口的状态： 输入端口????配置为浮空输入，带外部上拉的输出端口????配置为推挽输出并输出’1’，，带外部下拉的输出端口????配置为推挽输出并输出’0’。 2、未用的内部外设： 保持为关闭和默认的复位状态： 不要进行重映射，复位寄存器RCC_APB1RSTR和RCC_APB2RSTR。关闭对应的时钟，时钟使能寄存器：RCC_AHBENR、RCC_APB2ENR和RCC_APB1ENR。 进入SLEEP模式的省电操作 1、为了降低系统功耗，进入SLEEP模式时，执行如下操作流程： 关闭无需等待中断或事件的外设时钟；设置进入机制（Sleep-Now或Sleep-on-Exit）；设置系统进入SLEEP模式。 2、退出睡眠模式的方式： WFI（等待中断），可由任一外设中断触发，WFE（等待事件），可由任一外设事件触发。 进入STOP省电模式的操作 为了降低系统功耗，进入STOP模式的操作流程： 关闭设置为普通IO功能的GPIO口时钟； 关闭已开启时钟的外设的使能位（尤其是ADC、DAC、USB等带模拟模块的外设）； 关闭已开启时钟的外设的时钟； 关闭预取缓冲区，并将Flash等待周期置为0； 设置PWR_CR中LPDS位选择电压调节器的模式： 正常模式：电压调节器处于正常供电状态； 低功耗模式：可降低电压调节器自身的功耗， 将MCU从STOP模式唤醒的时间有所增加； 设置系统进入STOP模式。 退出STOP省电模式的操作 1、退出停止模式： 以WFI进入时：任意外部中断线的中断； 以WFE进入时：任意外部中断线的事件； 不包括PVD和USB唤醒事件。 2、从STOP模式恢复后，时钟的配置返回到复位时的状态（系统时钟为HSI），用户程序必须重新配置整个时钟系统，包括PLL。 |
|
|
