摘要:在深入分析EPc clG2标准的基础上,对uHF RFID读写器的硬件构架和软件程序流程进行了设计。该超高频RFID读写器采用高集成度模块化设计,以内部集成可配置DRM滤波器的射频芯片AS3992作为射频前端,以FPGA作为中央处理单元。测试结果显示:在不同地区的RFID通信制式中,As3992读写器的临近信道功率抑制比AcPR均符合EPc C1G2在多读写器模式下的功率谱波罩规范,并且和传统的读写器相比具有更高的读取速率,实现了设计要求。 关键词: AS3992,FPGA,ACPR,读取速率 1. 引言 UHF RFID是一种非接触式的无线射频识别技术,通过射频信号空间交变耦合来达到目标识别和数据传输的目的。一个典型的RFID通信系统由读写器和标签两部分组成。 目前超高频RFID读写器的射频接收链路和射频发射链路电路多采用分立元器件进行独立设计,所需元器件数目较多,连接线路较为复杂。基带数字处理模块多采用单片机进行数据处理,处理速度较慢。另外,由于世界上不同地区RFID通信频段不同和RFID管理规则通信机制的限制,在传统的设计体系结构中,通常使用一个外部中心通信频率固定的滤波器进行频段选择(,致使RFID读写器的工作频段和使用范围受到严格的区域性限制。 为了解决传统RFID读写器中存在的问题,本设计从2个方面着手:1)采用集成度较高射频收发链路一体化设计、中心通信频率可配置的AS3992射频芯片作为模拟射频前端。其内置DRM(DenseReader Mode)数字控制滤波器,通过对不同地区的波段频率进行选择,可以兼容全球多制式多频段的RFID通信标准。在极大地提高了RFID读写器的扩展性能的同时,也大大简化了RFID读写器的电路设计的复杂程度;2)采用FPGA作为中央处理单元不但可以提高基带数据处理速度,还可以提高标签的读取速率。 2. RFID通信过程和读写器发射功率谱波罩规范
2. UHF RFlD读写器硬件结构设计UHF RFID读写器的硬件结构主要有两大基本功能模块组成:射频传输模块和基带控制模块(Keaveney,2008)。采用奥地利微电子公司ASM的可配置射频芯片AS3992搭建射频传输模块的核心电路,来完成对来自天线射频信号的收发隔离、滤波、放大、混频等功能。采用Altera公司CycloneⅡ系列的FPGA芯片EP2C8Q208C8N作为基带控制模块的处理器单元,以实现基带信号的编码、解码、调制、解调、基带信号成型、cRc校验等并通过usB接口与主机进行通信。uHF RFID读写器硬件结构构架如图3所示。
本设计中RFID射频集成芯片As3992工作在直接模式,通过8bit并行数据接口、时钟CLK及中断请求控制信号IRQ与控制器通信。As3992模拟射频前端的主要功能是完成对无源标签数据的读取和写入操作,一方面将基带数字模块传送来的数据信息进行DA变换、放大、上变频、滤波通过天线发射出去,另一方面把接受到的高频信号进行滤波、放大、下变频、AD变换至基带并传送到数字基带模块中进行处理。
|
|