如图所示为具有奇次和偶次分频的分频电路。该电路可进行2~32(包括奇次和偶次)分频。同步计数器sn74193的计数输入是由多路调制器sn74153的输出1y供给,计数器的“借位”输出除驱动触发器sn7476外,还作为sn74193的寄存输入脉冲。五位二进制数加在d0、d1、d2、d3、d4输入端,由它确定分频系数(2~32)。其中,d0是最低位。当d0=1时,多路调制器输出脉冲的相位则根据触发器的状态确定。触发器q输出为“0”时,多路调制器的输出与钟脉冲同相;触发器q输出为“l”时,多路调制器的输出与钟脉冲反相。计数器翻转是和钟脉冲下降沿符合。因为d0是加在多路调制器的控制输入端,所以分频数n为偶次时,加在d1、d2、d3、d4输入端的数为n/2;分频数n为奇数时,则为(n-1)/2。该电路的最高工作频率取决于计数器的寄存时间及触发器、多路调制器和计数器的延迟时间。钟脉冲的周期tc必须满足下式: tc>db+df+dm和dl |
|