一种硬盘录像机的编解码电路
系统结构和工作原理
编解码电路系统框图利用各种音视频处理芯片、压缩编码芯片进行视频处理，并且利用单片机芯片和可编程逻辑器件进行控制，基于MPEG-2压缩编码标准，设计DVR编解码电路，其系统框图如下图所示。?
编解码电路原理框图本设计中，核心编解码压缩芯片采用CS92288、音频编解码芯片采用UDA1341、视频AD芯片采用SAA7111A
利用各种音视频处理芯片、压缩编码芯片进行视频处理，并且利用单片机芯片和可编程逻辑器件进行控制，基于MPEG-2压缩编码标准，设计DVR编解码电路，其系统框图如下图所示。
1页
核心编解码压缩芯片采用CS92288、音频编解码芯片采用UDA1341、视频AD芯片采用SAA7111A、视频DA芯片采用SAA7121H、时钟生成芯片采用SAA7114H、FPGA
芯片采用EPM3128、电平转换芯片采用MAX232A。经过上述设计，得到DVR编解码系统的原理框图如下图所示。
编解码过程描述（工作原理）编码过程模拟视频信号经过SAA7111A被检波并传输到CS99288。NTSC/PAL视频解码器的设置和控制由一个外部的IIC接口控制器完成，输入的视频信号被屏上图表所覆盖，可以回传到NTSC/PAL视频编码器SAA7121H进行输出循环。模拟音频信号由A/D（D/A）转换器UDAl341数字化，PCM数据经由IIS接口传输到CS92288。音频循环由一个独立的IIS接口提供，输出到音频数模输出口。CS92288利用SDRAM处理输入的音频和视频信号，向主机CPU输出MPEG-2格式的数据。外部主机CPU引导数据写入媒体。解码过程压缩的音频和视频数据从媒体中读出。CS92288解复用并解压这些音频和视频数据，将数字视频传到NTSC/PAL视频编码器SAA7121H，将数字化的PcM音频信号传输到D/A转换器UDA1341。进一步输出的数据在最终输出前将和OSD或OGT数据混合。NTSC/PAL，视频编码器SAA7121H由外部的I。c主控器设置。音频D/A和CS92288接口利用了IIS总线和接口连接电路。
2页
音频视频输入输出系统
音视频采集输入系统实现音视频信号的A/D转换，模拟视频信号被转换生成复合的YUV数据流，并送入压缩编码系统中进行处理。模拟音频信号被转换成PCM数据流。送编码压缩系统进行处理。
视频A/D转换部分所选用的视频解码器是Philips公司的视频A/D芯片SAA7111A。这是一个增强型的视频输入处理器（EVIP），它基于锁相脉冲解码原理，能够把PAL、SECAM和NTSC信号的颜色解码成CCIR-601兼容的颜色成分值，也就是将来自于视频摄像机的模拟cVBS信息转换为YUV数字格式。单片机可以通过IIC总线来实现对芯片SAA7111A的初始化以及寄存器设置和控制。音频A/D转换部分选用的是UDA1341TS芯片。核心芯片CS92288内置音频IIS总线，由UDA1341TS芯片外扩。通过IIS总线和编解码系统连接，需要SAA7114H提供音频控制时钟。功能是将来自于前端的MIC输入和LINE信号进行A/D转换，并将转换后的PCM信号通过I：s总线送芯片CS92288进行编码压缩处理。
视频D/A转换部分所选用的视频编码器是Philips公司的视频D/A芯片SAA7121H。这是一个数字视频信号编码器，SAA7121H接收由（2S92288解码后产生的与ccIR兼容的以4：2：2格式复用的每行720有效像素的YUV数据，并将数字的YUV视频数据编码为NTSC或PALCVBS或S—video信号，送前端显示器等视频输出系统。
UDA1341TS还可以实现D/A转换，它通过IIS总线接受经过CS92288解码后产生的音频PCM数据，并将其进行D/A转换，把所产生的模拟音频数据送音响等音频输出系统。
音频视频编解码压缩系统
数字音视频信号的编解码压缩采用硬件实现的办法，用CirusLogaic：公司的CS92288芯片来实现数据的MPEG-2编解码，芯片的结构。
包括：一个可编程的通用目的精简指令计算机（RISC）微控制器、一个用于音频处理的可编程DSP，以及一些用于视频处理和存储控制的专用硬件单元。CS92288是一种实时MPEG一2音频/视频编码/解码器（CODEC），集成了复用/解复用单元和屏幕显示（OSD）功能。3页
能够在一个高度集成的芯片内实现音频和视频实时编码和解码功能。CS92288还支持MPEG-1和MPEG-2数字视频标准，以及杜比数字和MPEG（LayerI、Ⅱ和Ⅲ-MP3）数字音频标准。这一创新的编/解码器可在很宽的数传率范围内实时提供高质量的视频记录。
CS92288可对很多编码参数进行应用程序控制，比如I、P和B-画面节拍、GOP结构，以及解码器缓存大小。在编码方式下，CS92288生成MPEG兼容的音/视频元素流、程序流和传输流。其内部速率控制在输出位率方面具有极大的灵活性，一次即可生成可变位率的压缩视频流，有利于储存较长时间的节目，因此，它特别适合存储空间有限的应用，比如数字摄像机和移动存储设备等。它专有的高性能活动图像预测功能可提供较宽搜索范围，并具有场16x8帧模式预测对运动估算先进模式的支持。其专有的速率控制算法无论在高速率还是低速率都可确保卓越的视频质量。在解码方式下，CS92288可接受MPEG传输流、程序流和音/视频元素流。
OSD功能支持文本及2位、4位和8位图形格式，可实现用户菜单、广播信息和状态更新信息等功能。
下图中，主机8031和CS92288的通信经由主机接口总线和主机接口单元。主机接口总线用于下载微码（microcode）和参数（parameter），对CS92288进行初始化和参数控制。
CS92288的主机接口单元（HIU）支持一系列外部通信协议，比如16bitIntel—like或Motorola—like系列的处理器、8bit处理器或PCI和USB控制器等协议。
4页
3.N缩数据输入输出系统
这部分电路由。EPM3128可编程逻辑器件控制实现EPM3128在系统中完成了主机DMA引擎和地址数据线复用两个功能。MPEG-2压缩数据向CS92288的输入输出是经过DMA方式实现的，此编解码电路经过IDE接口与硬盘相连。对此DMA方式的控制是由EPM3128来实现的。另外，CS92288的地址数据复用线与单片机的连接也通过EPM31/28进行复用控制转换。
中央控制系统
单片机在此编解码电路中，还需要完成对（2S92288和SAA7111A的初始化，可以通过两种途径对芯片实现初始化操作：
（1）将初始化程序固化在外部EEPROM或Flash中，芯片启动后自动从EEPROM或Flash中读取程序对CS92288和SAA711/1A进行初始化。
（2）利用外部PC机向芯片送程序，外接的Pc机通过串口和MAX232电平转换向CS92288和SAA7111A下载初始化微码和控制参数进行初始化。
隔离式12端口供电设备控制器芯片组
隔离式12端口供电设备(PSE)控制器芯片组LTC4270/LTC4271，这两款器件为用于IEEE802.3at(PoE+)Type1和Type2兼容的以太网供电(PoE)系统而设计。LTC4270/LTC4271提供12个独立的PSE通道，以实现更简单和组件数更少的设计。
隔离式12端口供电设备(PSE)控制器芯片组LTC4270/LTC4271，这两款器件为用于IEEE802.3at(PoE+)Type1和Type2兼容的以太网供电(PoE)系统而设计。LTC4270/LTC4271提供12个独立的PSE通道，以实现更简单和组件数更少的设计减少了所占用的电路板空间，并降低解决方案成本。LTC4271提供至PSE主机的数字接口，而LTC4270提供高压以太网接口；这两款IC通过低价以太网变压器桥接。传统设计中使用多达6个昂贵的光耦合器和一个复杂的3.3V隔离式电源，而变压器隔离的通信协议取代了这些组件，从而极大地节省了成本，并使设计更加坚固且提高了可制造性。
LTC4270/LTC4271适用于种类繁多的PSE应用，包括新一代交换机、路由器、集线器和中跨设备。80V端口引脚提供的坚固性和业界最低功耗将受到用户的高度重视，有些PSE集成了较易受损和通常具有较高RDS(ON)的MOSFET，与采用这类PSE进行设计时相比，LTC4270/LTC4271的坚固性和低功耗可使热设计得以显著简化。受电设备(PD)发现是用一种专有的双模式、4点检测方法来完成的，该方法确保了最好地防止错误的PD检测。先进的电源管理功能包括优先快速停机、每端口14位电压和电流回读、8位可编程电流限制和7位可编程过载电流限制以及现场可升级固件。一个1MHzI2C接口允许一个主控制器对该IC进行数字配置或查询端口读数。此外还提供“C”库，以降低工程成本，并加快产品上市。
性能：LTC4270/LTC4271
?12个独立的PSE通道 |
|
