|
通信网络芯片的特点是规模大，对性能和功耗的要求都很高，此外，知识产权（IP）核复杂、设计周期紧、良率等都是重要问题，3D 封装从一定程度上可以给未来通信系统芯片的设计带来好处。 IP的选择经常是限制系统芯片设计的一个瓶颈，IP的代工厂和工艺，都限定了整个系统芯片的工艺选择。如果一种工艺不能支持所有相关IP，芯片项目就难以开展。3D封装有效规避了这个问题，使得从系统层面来看，芯片方案具备更多的灵活性，同时产品启动时间和完成时间都可以提前。因此，以网络处理器芯片为代表的高端通信网络芯片对于3D封装技术有很强的应用驱动力。 '高带宽、高性能、大容量、高密度'是有线网络产品的基本特征，产品的每一次带宽升级和技术演进，都与集成电路（IC）产业的工艺、技术等发展息息相关，基本符合'摩尔定律'的发展轨迹。以高端路由器为例，高端路由器产品的竞争，实质是核心芯片设计能力的体现，特别是网络处理器芯片的设计能力，几乎与高端路由器的技术竞争力划等号。每次芯片新工艺的成熟，网络处理器芯片的性能均能得以成倍提升，同时也促成了路由器产品的平台升级。 目前，国内采用主流 28 nm 先进工艺设计的网络处理器芯片，已可实现双向100G+线速业务处理能力 ，以此研发推出的相关整机平台（单板400G/接口最大100G处理能力）的路由器产品也已规模商用。 而随着网络带宽的日益膨胀，高端路由器正逐渐向1T产品平台演进，对下一代NP的带宽处理能力提出了更高的要求。同时以太网400G接口标准日趋成熟，预示着下一代网络处理器芯片（NP）应能支持双向400G的业务处理能力，以支撑400G以太网接口的应用需求。 虽然芯片工艺当前正逐渐步入16/14 nm时代 ，但400G 网络处理器芯片的规格指标，相比28 nm的100G NP提升巨大，单凭芯片制造工艺上的进步已不能解决400G NP面临的高带宽问题 。 '存储墙'一直是NP性能落后于产品演进发展需求的关键原因，如400G NP继续采用常规外挂双倍速率同步动态随机存储器（DDR）的缓存解决方案，则需要外挂数十组高频率DDR颗粒，芯片引出的DDR PIN脚数量巨大，即使采用更先进的制造工艺，也无法实现芯片的设计和封装布局。 TSV技术的成功商用，使芯片的堆叠封装技术取得了实质性进展，相关产品正被加速推向市场，如存储芯片厂家海力士和三星已成功研发出3D堆叠封装的 高带宽内存（HBM），Micron、Intel等也正在联合推动另一种堆叠封装混合存储立方体（HMC）的研发。在芯片后端设计领域，BROADCOM、GLOBALFOUNDRIES等公司也成功引入了TSV技术，目前已能为通信网络芯片提供2.5D堆叠后端设计服务。 每天一句话，送给在IC、泛IC和投资圈奋斗的你我，让我们共勉——真正的努力，从来都不需要表演。人们也许会肯定你的过程，承认你的结果，却绝不会认可你对自己的吹嘘。对自己狠一点，效率高一点，眼光长远点，脑子灵活点，再保持一个基本的生活节奏，踏踏实实地努力，这才是最好的。 |
|
|
