|
1.关于模式：RGB屏显示数据输出是分为两种模式的，一种是DE模式，由DE输出高低电平控制；另一种是SYNC模式，由hsync与vsync输出行场同步信号至RGB屏。该两种模式由一个MODE脚进行选择，为0 时选择SYNC模式，为1时选择DE模式。 通常选择DE模式，兼容支持的RGB模组较多。 2.关于帧率：通常屏的显示帧率可以选择58-60帧，太低眼睛会发现闪屏。太高增加系统能耗，且显示IC不一定能支持。 帧率还与RGB屏的DCLK有着直接的线性联系。 3.关于RGB屏的timing:下面针对800*480分辨率的屏进行分析
如图所示，RGB屏的timing由两部分组成 （1）.horizontalinput timing（单位均为PCLK）: 1HS（行）共928个PCLK，其中有800 个有效显示PCLK，88个HSDBACK PORCH（回扫用），48个HSDFRONT PORCH(扫描输出准备用)。 此外，HS与HS之间的间隔称为HSDpulse width，最小值为1个PCLK。 （2）.horizontal input timing（单位均为HS）: 1vs（列）共525个HS，其中有480 个有效显示HS，32个VSDBACK PORCH（回扫用），13个VSDFRONT PORCH(扫描输出准备用)。 此外，VS与VS之间的间隔称为VSDpulse width，典型值为3个HS。 4.关于RGB屏输出控制信号的极性：
由上图可以看出： A、首先看数据线，当开始传输第一个数据时，如果EN为下降沿，即传输Validdata 时EN低有效，则其极性为负，否则为正。 B、VSYNC和HSYNC分别代表一帧数据和一行数据的开始，当一帧以下降沿开始时，则其极性为负，否则为正。当一行以下降沿开始时，则其极性为负，否则为正。 需要特别说明的是，DE信号基本可以看做一个HSD信号。但相比HSD信号包括HSDBACK PORCH与HSDFRONT PORCH，DE信号则只是有效行数据输出信号。在本例中，一个有效DE信号（为低）内，扫描输出800个PCLK有效显示数据。 5. 关于PCLK频率： PCLK的大小可以简单认为：PCLK= 帧率×VSD×HSD，但须加上行与行的间隔（行脉宽），场与场的间隔（场脉宽）。因此，本例中PCLK须满足下列条件： PCLK>= 58（帧率）×（800+88+40+48）×(480+32+13+3) |
|
|
