|
图3-20 整机系统供电方框图 3.3.2 保护隔离电路 1．典型MAX1632公版电路：如图3-21所示 
图3-21 MAX1632公版电路图 2． 三点定位修保护电路：如图3-22所示 
图3-22 典型保护隔离电路 （1） MAX1632工作过程 如图3-21/2所示，插上电源适配器，16V电压来到了第③点分几路，一路来到Q1的漏极，二路通过10Ω电阻来到22脚，三路来到Q3的漏极，这时芯片不工作，当23脚接到高电平（3.3V－5V）或直接通过电阻连于电源时，芯片开始待机，待机时将产生如下电压21脚VL5V, 9脚为基准电压2.5V，VL5V电压分成几路分别到给芯片自身及其它芯片作为待机电压，一路给1.8V/2.5V产生电路作为其待机电压，二路给CPU核心电压产生电路作为其待机电压，三路给了充电电路，四路通过D1、D2给了芯片BST端，作为内部高端驱动器的电源，五路经内部给了低端驱动器作为工作电源，这时机器处于一触即发的准备工作状态，待机状态各引脚的待机电压如下： 16V；当（7）（28）接收到3.3V或5V高电平且保持不变时，芯片VL5V开始正常工作，内部 V+ 的四个驱动器输出方波脉冲去SHDN大于或等于3.3V推动外部所接的4个场效应管导通工作，这时4个 BST 4.7V 场效应管相当4只可变电阻进行分压，输出3.3V 、5V、DL5V电压，当输出电压或负载电流发生变化，其变化会通REF 2.5V 经CSH、CSL、FB引脚反馈给芯片内部，内部自动调整方波幅度及脉宽大小，最终达到3.3V、5V电压的稳压输出，当负载过压或过流时，其反馈会让芯片自动切断输出，最终达到保护负载及电源本身的目的。 （2）MAX1632 
正常工作时部分引脚电压： (3) MAX1632的好坏判断：如图3-23所示 
图3-23 MAX1632好坏判断流程图 （4）MAX1632阻值法测好坏：（注非在线测量）如图3-24所示 
TPS2052 图3-24 MAX1632阻值测量示意图 (5) MAX1632检修流程图：如图3-25所示 
图3-25 MAX1632检修流程图 5 3. LTC 1628G/LTC1628引脚定义：如图3-26所示 Run/SS1 Run/SS2:软启动运行控制输入和短路，检测定时器的多用引脚，过流停机保护也通过这些引脚实现。 ＋＋ SENSE1、SENSE2:差分电流比较器的正输入端 --SENSE1、SENSE2:差分电流比较器的负输入端 VoSENSE1 VoSENSE2:通过输出端跨接的外部电阻分压器接受各种控制器的远端检测反馈电压。 FREQSET：振荡器的频率控制输入引脚 STBYMD:控制引脚，用来决定当控制器停机时那个电路继续工作，或为两个控制器提供共同的停机控制端。 FCB：强制连续控制输入引脚 ITH1 ITH2：误差放大器输出及开关稳压器补偿端 SGND：两个控制器共同的小信号地 3.3Vout：线性稳压器的输出端，可提供10mA的电流和高达50mA的峰值电流 PGND：驱动器电源地 INTVcc：内部5V低压差线性稳压器和EXTVcc开关管的输出端 EXTVcc：与INTVcc引脚相连的片内开关管外接电源输入端 BG1 BG2：低端（同步）N沟道MOSFET大电流栅极驱动端 Vin：主电源引脚 BooST1、BooST2：高端浮动驱动器自举电源 SW1、SW2：连接电感的开关节点 TG1、TG2：高端N沟道MOSFET栅极大电流驱动端 FLTCPL：故障耦合控制脚 NC：空脚 
图3-26 LTC1628/LTC1628-PG引脚定义 6 4. MAX1845EEI引脚定义：如图3-27所示 
图3-27 MAX1845EEI引脚定义 检修流程：如图3-28 
所示 图3-28 MAX1845EEI检修流程 7 笔记本接口电路 1． 串口： 串口又叫COM口，通常我们将方口鼠标（老式的）手写板，外置型调制解调器的数据线接在这里，如图3-97所示。 
图3-97 串口外形图 表3-1 串口引脚说明 1 2 3 4 5 6 7 8 9 DCD RD TD DTR SG DSR RTS CTS RI 输入 输入 输出 输出 - 输入 输出 输入 输入 载波检测 接收数据 发送数据 发送数据 信号地线 数据准备完成 发送请求 发送请求 振铃指示 串口芯片引脚定义：如图3-98所示 8
图3-98 串口芯片引脚定义 2． USB接口
表3-2 USB口引脚说明 图3-99 USB外形图 1 2 3 4 VCC DA- DA+ GND +5V 数据信号负极 数据信号正极 接地 3． VGA显示器接口:（VGA接口用于CRT显示器与主机的连接） 图3-100 VGA显示接口外形图 9 表3-3 VGA显示接口引脚说明 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 RED GREEN BLUE RES GND RGUD GGND BGND +5V SGND IDO SKA H5YNC VSYNC SCL 输出 输出 输出 — — 红色视频信号（0.7VP-P） 绿色视频信号（0.7VP-P） 蓝色视频信号（0.7VP-P） 保留 接地 红色视频信号接地 绿色视频信号接地 蓝色视频信号接地 +5V直流电压 同步信号地 显示器ID1（选项） DDC序列数据线 水平同步信号 垂直同步信号 DDC数据时钟线 4．PS/2键盘鼠标接口 简单的低速六针接口，鼠标和键盘接口一般都使用PS/2接口。二者虽然外观相同，定义也大致相同，但是却不能混插。如图3-101
所示 表3-4 PS/2接口引脚说明 图3-101 PS/2接口引脚定义 10 引脚 1 2 3 4 5 6 DATA N/C GND VCC CLK N/C 名称 数据方向
双向
— 地 输出 输出 输出 5．并口 并口也叫LPT口（一般用于打印机和扫描仪）如图3-102所示 数据 保留 接地 电源（+5V） 工作时钟 保留 定义 图3-102 并口引脚外形图 表3-5 并口引脚定义说明 1 2 3 4 5 6 7 8 9 DO D1 D2 D3 D4 D5 D6 D7 数据发送 数据发送 数据发送 数据发送 数据发送 数据发送 数据发送 数据发送 数据发送 11
10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 GND GND GND GND GND GND GND GND BUSY PE SEL 应答 繁忙通知 页终止 选择输入 自动馈送 错误 初始化 选择输入 接地 接地 接地 接地 接地 接地 接地 接地 6。PC卡插槽针脚定义： （1） 68针PC卡槽引脚定义(D0—D15、AO—A26) 表3-6 68针PC卡引脚定义 PC卡68针引脚定义 1. GND 2. GND 3. D3 4. –Card detect1卡检测1 5. D4 6. D11 24.A17 25.A13 26.A18 27.A14 28.A19 29.－write Enable/-program 47.A5 48.RESET 49.A4 50.-WAIT 51.A3 52.RFV(-INPACK) 12 7. D5 8. D12 9. D6 10. D13 11. D7 12. D14 13. –Card Enable1卡启动1 14. D15 15. A10 16. -Card Enable2卡启动2 17. OUTPUT Enable 18. Refresh刷新 19. ALL 20.RFU(-IOR) 21.A9 22. RFU(-IOW) 23.A8 30.A20 31.Ready/-busy(IREQ) 32.A21 33.+5V 34.+5V 35.VPP1 36.VPP2 37.A16 38.A22 39.A15 40.A23 41.A12 42.A24 43.A7 44.A25 45.A6 46.RFV 53.A2 54.-Register sdeot寄存器选择55.A1 56.BOTT V2(-SPKR) 57.A0 58.D0 59.NC 60.D8 61.D1 62.D9 63.D2 64.D10 65.write protect(-IOIS16)写保护66.-cand potect2 67.GND 68.GND （2） 77脚PC卡槽引脚定义 表3-7 77脚PC卡引脚定义 PC卡77针引脚定义 13 1、 GND 2、 GND 3、 D3 4、 Card dettCt1 5、 D4 6、 D11 7、 D5 8、 D12 9、 GND 10、D6 11、D13 12、D7 13、D15 14、card Enable1 15、D15 16、GND 17、A10 18、card Enable2 19、cat put Enable 20、pefresh 21、A11 22、GND 23、ZOK 24、A9 25、IOW 26、A8 （3） PC卡供电芯片： 表3-8 TPS2216/06引脚定义 27、A17 28、GND 29、A13 30、A18 31、A14 32、A19 33、wice Enable 34、A20 35、Rcacly busy 36、A21 37、Vcc 38、Vcc 39、Vpp1 40、Vpp2 41、A16 42、GND 43、A22 44、A15 45、A23 46、A12 47、A24 48、A7 49、GND 50、A25 51、A6 52、write Busy 53、A5 54、Reset 55、A4 56、Wait 57、GND 58、A3 59、NC 60、A2 61、Reqister select 62、A1 63、NC 64、AO 65、GND 66、NC 67、DO 68、D8 69、D1 70、D9 71、D2 72、D10 73、GND 74、write protect 75、Ceard Detect2 76、GND 77、GND TPS2216 TPS2206 14 5V1 5V2 DATA3 Clock4 LATCH5 RESET6 12V7 AVPP8 AVCC9 AVCC10 GND11 NC12 RESET13 3.3V14 3.3V15 3.3V16 3.3V17 OC18 STBY19 BVCC20 BVCC21 BVCC22 BVPP23 12V24 NC25 NC26 NC27 NC28 MODE29 5V30 5V1 5V2 DATA3 Clock4 LATCH5 RESET6 12V7 AVPP8 AVCC9 AVCC10 AVCC11 GND12 NC13 RESET14 3.3V15 3.3V16 3.3V17 OC18 NC19 BVCC20 BVCC21 BVCC22 BVPP23 12V24 NC25 NC26 NC27 NC28 NC29 5V30 （4） PC卡供电芯片 15
图3-103 M2563内部图(1)
(a)
(b) 图3-104 M2563内部图(2) 16
图3-105 MAX3242内部图
图3-106 TPS2206引脚定义 17
图3-107 TPS2206Y
图3-108 TPS2211应用电路
图3-109 MIC2562A引脚定义 18
图3-110 MIC2562A引脚定义
7．光驱接口： （1）光驱接口引脚定义：如图3-112所示 19
图3-112 光驱接口引脚定义 （2） 光驱接口驱动芯片：如图3-113/114所示
图3-113 MAX213引脚定义 20
图3-114 MC145538引脚定义 （3） 引脚说明： VU：电源电压土5V 土10% V+：内部产生正电源（标准+9V） V-：内部产生负电源（标准—9V） RouT：接收器输出端 R2N：接收器输入端 C1+，C1：两脚之间接电容，建议采用0.1UF，最大可达47UF C2+，C2-：两脚之间接电容，建议采用0.1UF，最大可达47UF TouT：发送器输出端 TLN：发送器输入端 EN/ ________ ：使能端，用于允许/禁止接收器输出 SHON/SHON：关闭控制端，低电平有效
图3-115 MAX3243实际应用 21 接收器使能端，高电平有效，低电平无效（信号有效检测输出）
FORCECN：高电平时忽略自动电路而保持发送器工作（ 必须高电平） ：低电平忽略自动电路和FORCEON而关断发送器和内置供电。 8．2.5英寸硬盘接口 表3-6 硬盘接口引脚定义 2．5英寸硬盘接口 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39 41（+5V逻辑电 源） 43 45 47 49 RESET# D7 D6 D5 D4 D3 D2 D1 D0 GND GND HIOW HIOR IOCHRDY DAKS IRQBUS A1 A0 HC30 DASP 5V GND D B 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50 GND D8 D9 D10 D11 D12 D13 D14 D15 未用 GND GND GND HALE GND IOCS16 未用PDLAG A2 AC31 GND 5V（电机） NC C A 22 2.5英寸笔记本硬盘一般使用50针连接器，其中41脚一般为驱动逻辑（电路板）提供+5V电压，42脚为电动机提供+5V电压（2.5英寸驱动器使用+5V电动机,而台式机硬盘一般使用+12V电动机）。 ① 数据DO-D15是主机和驱动器之间的双向传输线. ② RESET:是上电时主机送来的信号,使驱动器复位,其后保持高电平. ③ 写选通HIOH:当低电平有效时,把主机送来的数据写入寄存器或驱动器的数据寄存器. ④ 读选通HIOR:当低电平有效时,读某个寄存器或驱动器的数据寄存器. ⑤ 地址锁存允许(HALE):用于锁存地址信号. ⑥ 中断请求IRRBUS:它是驱动器向主机发送中断请求信号. ⑦ I/O芯片选中(IOCS16),通知主机,16位寄存器已经选中,驱动器准备发送或接收16位数据. ⑧ 地址信号AO-A2 ⑨ 片选(HCSO,HCS1):是主机地址译码后得到的先选信号,选择可直接存取的寄存器. 9. 内存槽引脚定义 D0－D63数据线；A0－A13地址线；CE2#/ DQM2、CE3#/ DQM3数据允许输出；LDQMO、VDQM1数据允许输出线；BS0、BS1存储块选择信号，选择存储颗粒；RESVD/DQ64、RESVD/DQ65可空、可接地；CRE0、CRE1时钟使用信号；RFU/CLK0时钟；RAS列刷新信号，对内存刷新；WE#写允许；CS1、CS2片选,内存选择的信号；RESVID/DQ66、RESVID/DQ67空。 为高电平表示允许内存条使用时钟信号为省电而设计的CAS表示行刷新信号内存测试点：31针CLK0；61、14、37针CLK1；33、65RAS、66CAS为1.5V左右。 表3-8 内存插槽引脚定义 1．25V 1、VREF 2、VREF 3、GNP 4、GND 5、DO 6、D4 7、D1 8、D5 9、VPP 10、VDD 11、DRSO 12．DRMO 13．D2 14．D6 15．GND 16．GND 17．D3 18．D7 19．D8 20．D12 21．VDD 22．VDD 34、VDD 35、DKO 36、VDD 37、CLK 38、GND 39、GND 40、GND 41．D16 42．D20 43．D17 44．D21 45．VDD 46．VDD 47．DRS2 48．DRM2 49．D18 50．D22 51．GND 52．GND 53．D19 54．D23 55．D24 67．D27 68．D31 69．VDD 70．VDD 71．X 72．X 73．X 74．X 75．GND 76．GND 77．X 78．DQM8 79．X 80．X 81． DD 82． DD 83． X 84．X 85．X 86．X 87、GND 88、GND 23 23、D9 24、D13 25、DRS1 26、DRM1 27、GND 28、GND 29、D10 30、D14 31、D11 32、D15 33、VDD 91、CLK3 92、VDD 93、VDD 94、VDD 95、CKE3接北桥 96、CKEO 97、DU/13接口 98、DU/BA2 99、A12 100、A11 101、A9 102、A8 103、GND 104、GND 105、A7 106、A6 107、A5 108、A4 109、A3 110、A2 112、A1 113、A0 114、VDD 115、VDD 116、A10 117、BA1 118、BA0 119、RAS 120、WE 121、CAS 122、CSO 123、CS1 56．D28 57．VDD 58．VDD 59．D25 60．D29 61．DRS3 62．DRM3 63．GND 64．GND 65．D26 66．D30 124、X 125、GND 126、GND 127、D32 128、D36 129、D33 130、D37 131、VDD 132、VDD 133、DRS4 134、DRM4 135、D34 136、D38 137、GND 138、GND 139、D35 140、D39 141、D40 142、D44 143、VDD 144、VDD 145、D41 146、D45 147、DRS5 148、DRM5 149、GND 150、GND 151、D42 152、D46 153、D43 154、D47 155、VDD 156、VDD 157、CLK 158、GMP 159、CLK4 160、GND 161、GND 162、D48 163、D52 164、D49 165、D53 166、VDD 167、VDD 168、DRS6 169、DRM6 170、D50 171、D54 172、GND 173、GND 174、D51 175、D55 176、D56 177、D60 178、VDD 179、VDD 180、D57 181、D61 182、DRS7 183、DRM7 184、GND 185、GND 186、D68 187、D62 89、CLK2 90、GND 24 188、X 189、D59 190、D63 191、VDD 192、VDD 193、SMBOAT 195、SAO接地 196、SMBCLK 197、SA1接地 198、VDDSPDC 199、 SA2接地 200、X 194、
VDD 10．IEEE1394A接口电路 （1） TSB41LV01引脚定义 图3-116 TSB41LV01引脚定义 25 （2）TSB41LV01应用
图3-117 TSB41LV01外围电路 26 8 7 6 5 4 3 2 1 G510 SCHEMATICS D C B 01.THIS PAGE 02.uFCPGA Tualatin CPU 03.uFCPGA Tualatin CPU 04.uFCPGA Tualatin CPU 05.CLOCK GENERATOR 06.SIS630ST(HOST/MEMORY) 07.SIS630ST(PCI/IDE) 08.SIS630ST(VGA/AGP) 09.SIS630ST(SOUTH BRIDGE) 10.SIS630ST(POWER) 11.SODIMM& ON BOARD SDRAM 12.CRT& USB CONN. 13.HDD& CDROM CONN. http://www.& LPT PORT 15.AC'97 CODEC 16.OP AMPLIFIER& AUDIO JACK 17.NS87393& IR MODULE 18.M38867 19.BIOS ROM& POWER GOOD 20.RTC BATTERY& POWER SW 21.TI1410& CARDBUS CONN. 22.LVDS TRANSMITTER& LCD CONN. 23.MINI PCI 24.CHARGER 25.CPU VORE VCC 26.DC-DC MP5V/+3VALWAYS/+12VA 27.DC-DC VCC1.8V/ALWAYS VOLTAGE 28.uP 29.REVISION HISTROY PAGE 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 VER 2.A 2.0 2.0 2.0 2.0 2.0 2.0 2.0 2.0 2.0 2.0 2.0 2.0 2.0 2.0 D C B PCB NO.:KK0G510011020 REV.: 2.0 PAGE VER 25 2.0 26 2.0 27 2.0 28 2.0 29 P.leader 2.A Appr.by Check by Design by DATE 10/30 10/30 10/30 10/30 11/9 A A 16 17 18 19 20 21 22 23 24 2.A 2.0 2.0 2.0 2.0 2.0 2.0 2.0 2.0 ALPHA-TOP CORP. Title G510 MAIN BOARD Size B Date: Document Number G510-1-4-01 Friday, November 09, 2001 2 DATE 11/9 10/30 10/30 10/30 10/30 10/30 10/30 10/30 10/30 10/30 10/30 10/30 10/30 10/30 10/30 10/30 10/30 11/9 10/30 10/30 10/30 10/30 10/30 10/30 Rev 2.A Sheet 1 1 of 29 8 7 6 5 4 3
27 5 4 3 2 1 HD[0..63] 6 HA[3..31] HA[3..31] HA3 HA4 HA5 HA6 HA7 HA8 HA9 HA10 HA11 HA12 HA13 HA14 HA15 HA16 HA17 HA18 HA19 HA20 HA21 HA22 HA23 HA24 HA25 HA26 HA27 HA28 HA29 HA30 HA31 K1 J1 G2 K3 J2 H3 G1 A3 J3 H1 D3 F3 G3 C2 B5 B11 C6 B9 B7 C8 A8 A10 B3 A13 A9 C3 C12 C10 A6 A15 A14 B13 A12 R1 L3 T1 U1 L1 T4 AA3 W2 AB3 P3 C14 AF23 AF4 A7 R2 L2 V3 AA2 U2 T3 AF22 AE20 AD22 AD21 W1 Y3 V1 U3 M5 AC3 AF6 AD9 AB4 AD3 AD11 AD7 AF7 AF15 AD10 AF19 AE22 AE12 AF10 AD15 AE14 AE4 AF8 THERMDA THERMDC AF13 AF14 U39A A3# A4# A5# A6# A7# A8# A9# A10# A11# A12# A13# A14# A15# A16# A17# A18# A19# A20# A21# A22# A23# A24# A25# A26# A27# A28# A29# A30# A31# A32# A33# A34# A35# REQ0# REQ1# REQ2# REQ3# REQ4# RP# ADS# AERR# AP0# AP1# BERR# BINIT# IERR# BREQ0# BPRI# BNR# LOCK# HIT# HITM# DEFER# BP2# BP3# BPM0# BPM1# TRDY# RS0# RS1# RS2# RSP# A20M# FERR# IGNNE# PWRGOOD SMI# TDO TDI TMS TRST# TCK PREQ# PRDY# BSEL0 BSEL1 INTR/LINT0 NMI/LINT1 STPCLK# DPSLP# THERMDA THERMDC ARBITRATION PHASE SIGNALS SNOOP PHASE SIGNALS D0# D1# D2# D3# D4# D5# D6# D7# D8# D9# D10# D11# D12# D13# D14# D15# D16# D17# D18# D19# D20# D21# D22# D23# D24# D25# D26# D27# D28# D29# D30# D31# D32# D33# D34# D35# D36# D37# D38# D39# D40# D41# D42# D43# D44# D45# D46# D47# D48# D49# D50# D51# D52# D53# D54# D55# D56# D57# D58# D59# D60# D61# D62# D63# DEP0# DEP1# DEP2# DEP3# DEP4# DEP5# DEP6# DEP7# DBSY# DRDY# PICCLK PICD1 PICD0 INIT# FLUSH# RESET# EXECUTION CONTROL SIGNALS THERMAL DIODE BCLK# EDGECTRLP A HD[0..63] 6 VCC3 TUALATIN 1 OF 3 D del R500,R501,C583 7 8 REQUEST PHASE SIGNALS DATA PHASE SIGNALS 6 -HREQ[0..4] -HREQ[0..4] -HREQ0 -HREQ1 -HREQ2 -HREQ3 -HREQ4 ERROR SIGNALS C 6 ADS- IERR6 6 6 6 6 HIT6 HITM6 DEFERBREQ0BPRIBNRHLOCKBREQ0- 6 HTRDY- -RS0 -RS1 -RS2 A20MFERRIGNNESMI- RESPONSE PHASE SIGNALS A16 B17 A17 D23 B19 C20 C16 A20 A22 A19 A23 A24 C18 D24 B24 A18 E23 B21 B23 E26 C24 F24 D25 E24 B25 G24 H24 F26 L24 H25 C26 K24 G26 K25 J24 K26 F25 N26 J26 M24 U26 P25 L26 R24 R26 M25 V25 T24 M26 P24 AA26 T26 U24 Y25 W26 V26 AB25 T25 Y24 W24 Y26 AB24 AA24 V24 AE24 AD25 AE25 AC24 AF24 AD26 AC26 AD24 W3 Y1 AF20 AD17 AD19 AE6 AF5 B15 AC1 HD0 HD1 HD2 HD3 HD4 HD5 HD6 HD7 HD8 HD9 HD10 HD11 HD12 HD13 HD14 HD15 HD16 HD17 HD18 HD19 HD20 HD21 HD22 HD23 HD24 HD25 HD26 HD27 HD28 HD29 HD30 HD31 HD32 HD33 HD34 HD35 HD36 HD37 HD38 HD39 HD40 HD41 HD42 HD43 HD44 HD45 HD46 HD47 HD48 HD49 HD50 HD51 HD52 HD53 HD54 HD55 HD56 HD57 HD58 HD59 HD60 HD61 HD62 HD63 C581 0.1UF R499 10K C582 1 THERMDA THERMDC VCC3 R502 R503 2200PF 2 3 4 1K 1K 6 10 1 5 9 U40 DXP DXN 15 2 D VCC STBY SMBCLK ADD1 ADD0 NC1 NC2 NC3 GND SMBDATA ALERT GND NC4 NC5 14 12 11 R504 13 16 SMCLK SMDA 18,28 18,28 THRM10K VCC3 18 Philips1617 Default use Philips 1617 A20MR505 R506 R507 R508 R509 1.5K 1.5K 1.5K 1.5K VCC1.5V 1.5V CMOS INPUT A20M#,DPSLP#,FLUSH#,IGNNE#,INIT#,LINT0/INTR,LINT1/NMI,PREQ#,SMI#,STPCLK# FERRIGNNENMI INTR C 1.5K 680 270 1.5K 3K 1.5K 1.25V CMOS INPUT GHI#,VTTPWRGD STPCLK- R510 SMIR512 1.8V CMOS INPUT PWRGOOD CPUINIT- R513 FLUSH- R514 IERRR517 1.5V OPEN DRAIN OUTPUT FERR#,IERR# 3.3V OPEN DRAIN OUTPUT BSEL[1:0],VID[4:0] 2.5V CLOCK INPUT(Signle End Mode) BCLK BSEL[1:0] 1 0 DBSYDRDY6 6 3 TESTLO1 3 TESTLO2 BREQ0HA15 R518 R519 R520 R573 1K 1K 10 10K B B 6 -RS[0..2] 9 9 9 19 9 -RS[0..2] A20MFERRIGNNECPUPWGD SMI- STSEM BUS FREQUENCY 133MHZ 100MHZ R582 475 1%+HCLK 2 R581 R583 2 1 33 33 1 1 2 1 1 CPUCLK+ 5 PC COMPATIBILITY SIGNALS 1 1 Add for Mobile Tualatin AGTL I/O A[35:3]#,ADS#,AERR#,AP[1:0]#,BERR#,BINIT#,BNR#,BP[3:2]#,BPM[1:0]#,BREQ0#, D[63:0]#,DBSY#,DEP[7:0]#,DRDY#,HIT#,HITM#,LOCK#,REQ[4:0]#,RP#,RS[2:0]#,TRDY# R521 1K VCC1.5V R522 270 BSEL0 BSEL1 DIAGNOSTIC& TEST SIGNALS PICCLK PICD1 PICD0 CPUINITFLUSHCPURST+HCLK CPUINITCPURST9 6 5 BSEL1 9 9 9 4,25 INTR NMI STPCLKDPSLP- -HCLK CPUCLK- 5 BCLK AGTL INPUT BPRI#,DEFER#,RESET#,RSP# AD1 AF16 R524+HCLK -HCLK ALPHA-TOP CORP. -HCLK R584 61.9 1% 2 2 R585 61.9 1% AGTL OUTPUT PRDY# Add R581,R583=33 Add R582=475 1% Add R584,R585=61.9 1% A VCC3 R523 R525 1K 1K BSEL0 BSEL1 R526 0R 100 TUALATIN Delete for Mobile Tualatin above 1Ghz CPURST150 150 PICD0 PICD1 Add for Mobile Tualatin C584 0.1UFR CLOSE TO CPU R527 VTT 110 1% C714 CAP C725 CAP Title G510 MAIN BOARD Size Date: Document Number G510-1-4-01 Friday, November 09, 2001 Sheet 1 PICCLK R593 5 PICCLK Add for Mobile Tualatin VCC1.5V R594 R601 56.2 1% Rev 2.0 2 of 29 5 4 3 2
28 5 4 3 2 1 VTT L48 R528 0 1 2 4.7UH-0805 C593 33UF/25V-D VREF N3 N2 A4 A21 N1 AF9 AF21 AA1 AB26 H26 AD5 AF12 L5 AE16 56.2 1% TESTHI2TESTHI12 TESTLO1 2 TESTLO2 VCORE VTT 2 R530 1 NCTRL 15 1% E2 AF11 M1 Y4 AD16 D6 D8 D10 D12 D14 D16 D18 D20 D22 E5 E7 E9 E11 E13 E15 E17 E19 E21 F6 F8 F10 F12 F14 F16 F18 F20 F22 G5 G21 H6 H22 J5 J21 K6 K22 L21 M6 M22 N5 N21 P6 P22 R5 R21 T6 T22 U5 U21 V6 V22 W5 W21 Y6 Y22 AA5 AA7 AA9 AA11 AA13 AA15 AA17 AA19 AA21 AB6 AB8 AB10 AB12 AB14 AB16 AB18 AB20 U39B VSS01 VSS02 VSS03 VSS04 VSS05 VSS06 VSS07 VSS08 VSS09 VSS10 VSS11 VSS12 VSS13 VSS14 VSS15 VSS16 VSS17 VSS18 VSS19 VSS20 VSS21 VSS22 VSS23 VSS24 VSS25 VSS26 VSS27 VSS28 VSS29 VSS30 VSS31 VSS32 VSS33 VSS34 VSS35 VSS36 VSS37 VSS38 VSS39 VSS40 VSS41 VSS42 VSS43 VSS44 VSS45 VSS46 VSS47 VSS48 VSS49 VSS50 VSS51 VSS52 VSS53 VSS54 VSS55 VSS56 VSS57 VSS58 VSS59 VSS60 VSS61 VSS62 VSS63 VSS64 VSS65 VSS66 VSS67 VSS68 VSS69 VSS70 VSS71 VSS72 VSS73 VSS74 VSS75 VSS76 VSS77 VSS78 VSS79 VSS80 VSS81 VSS82 VSS83 VSS84 VSS85 VSS86 VSS87 VSS88 VSS89 VSS90 VSS91 VSS92 VSS93 VSS94 VSS95 VSS96 VSS97 V SS98 VSS99 VSS100 A25 B2 B4 B6 B8 B10 B12 B14 B16 B18 B20 B22 B26 C23 C25 D2 D4 D7 D9 D11 D13 D15 D17 D19 D21 E8 E10 E12 E14 E16 E18 E20 E22 E25 F2 F4 F5 F7 F9 F11 F13 F15 F17 F19 F21 F23 G6 G22 G25 H2 H4 H21 H23 J6 J22 J25 K2 K4 K5 K21 K23 L6 L22 L25 M2 M3 M4 M21 M23 N6 N22 N25 P2 P21 P23 R4 R6 R22 R25 T2 T5 T21 T23 U4 U6 U22 U25 V2 V5 V21 V23 W4 W6 W22 W25 Y2 Y5 Y21 Y23 AA6 VCORE VCCA VSSA VREF0 VREF1 VREF2 VREF3 VREF4 VREF5 VREF6 VREF7 PLL ANALOG VOLTAGE C586 1UF-0805 C587 1UF-0805 C588 1UF-0805 C589 1UF-0805 C590 1UF-0805 C591 1UF-0805 C592 1UF-0805 + TUALATIN 2 OF 3 C585 1UF-0805 D D CMOSREF CMOSREF1 CMOSREF2 POWER, RTTIMPEDP GROUND, RESERVED SIGNALS TESTHI1 TESTHI2 TESTLO1 TESTLO2 NCTRL VCC0 VCC1 VCC2 VCC3 VCC4 VCC5 VCC6 VCC7 VCC8 VCC9 VCC10 VCC11 VCC12 VCC13 VCC14 VCC15 VCC16 VCC17 VCC18 VCC19 VCC20 VCC21 VCC22 VCC23 VCC24 VCC25 VCC26 VCC27 VCC28 VCC29 VCC30 VCC31 VCC32 VCC33 VCC34 VCC35 VCC36 VCC37 VCC38 VCC39 VCC40 VCC41 VCC42 VCC43 VCC44 VCC45 VCC46 VCC47 VCC48 VCC49 VCC50 VCC51 VCC52 VCC53 VCC54 VCC55 VCC56 VCC57 VCC58 VCC59 VCC60 VCC61 VCC62 VCC63 VCC64 VCC65 VCC66 VCC67 VCC68 VCC69 VCC70 GHI# R529 9 LO_HI- VCORE C595 0.47UF C596 0.47UF C597 0.47UF C598 0.47UF C599 0.47UF C600 0.47UF C601 0.47UF C602 0.47UF C603 0.47UF C604 0.47UF C605 0.47UF C594 0.47UF VCORE Place directly under the package on the solder side C606 0.47UF C607 0.47UF C608 0.47UF C609 0.47UF C610 0.47UF C611 0.47UF C612 0.47UF C613 0.47UF C614 0.47UF C615 0.47UF C616 0.47UF C617 0.47UF C Change from 0.22uf to 0.47uf(05/18/01) C VCORE ΝΒΔΖ ΒΣΠΦΟΕ ΥΙΖ ΡΒΔΜΒΘΖ ΡΖΣΚΡΙΖΣ ΡΖΣΚΡΙΖΣ ΝΒΔΖ ΒΣΠΦΟΕ ΥΙΖ ΡΒΔΜΒΘΖ ΟΖΒΣ ΥΙΖ ΓΒΝΝΤ C619 10UF/6.3V-1206 C620 10UF/6.3V-1206 C621 10UF/6.3V-1206 C622 10UF/6.3V-1206 C623 10UF/6.3V-1206 C624 10UF/6.3V-1206 C625 10UF/6.3V-1206 C618 10UF/6.3V-1206 VCORE TESTHI2C679 10UF/6.3V-1206 C680 10UF/6.3V-1206 TESTHI1R515 R516 1K 1K VTT B B VTT C626 1UF-0805 C627 1UF-0805 C628 1UF-0805 C629 1UF-0805 VTT C630 1UF C631 1UF C632 1UF C633 1UF C634 1UF C635 1UF C636 1UF C637 1UF C638 1UF C639 1UF Change to 0603 Type (05/18/01) ΝΠΤΖ ΥΠ ΥΙΖ ΡΒΔΜΒΘΖ ΒΟΕ ΒΝΝ ΒΣΖ Υ ΡΖ ΝΠΤΖ ΥΠ ΥΙΖ ΡΒΔΜΒΘΖ ΒΟΕ ΒΝΝ ΒΣΖ Υ ΡΖ VCC1.5V VTT A A AB22 VCC71 AC5 VCC72 AC7 VCC73 AC9 VCC74 AC11VCC75 AC13VCC76 AC15VCC77 AC17VCC78 AC19VCC79 AC21VCC80 R533 1K 1% CMOSREF R531 1K 1% ALPHA-TOP CORP. VREF Title C640 0.1UF C641 0.1UF C642 0.1UF C643 0.1UF R532 2K 1% Size Date: G510 MAIN BOARD Document Numb er G510-1-4-01 Friday, November 09, 2001 Sheet 1 Tualatin C644 0.1UF C645 0.1UF R534 2K 1% Rev 2.0 3 of 29 5 4 3 2
29 5 4 3 2 1 VTT U39C D C A26 C5 C7 C9 C11 C13 C15 C17 C19 C21 D5 E4 E6 G4 G23 J4 J23 L4 L23 N23 R23 U23 V4 W23 AA4 AA23 AC4 AC23 AD6 AD8 AD12 AD14 AD18 AD20 AE3 AE18 AF1 AF2 VCCT1 VCCT2 VCCT3 VCCT4 VCCT5 VCCT6 VCCT7 VCCT8 VCCT9 VCCT10 VCCT11 VCCT12 VCCT13 VCCT14 VCCT15 VCCT16 VCCT17 VCCT18 VCCT19 VCCT20 VCCT21 VCCT22 VCCT23 VCCT24 VCCT25 VCCT26 VCCT27 VCCT28 VCCT29 VCCT30 VCCT31 VCCT32 VCCT33 VCCT34 VCCT35 VCCT36 VCCT37 VCCT38 TUALATIN 3 OF 3 POWER, GROUND AND NC VSS101 VSS102 VSS103 VSS104 VSS105 VSS106 VSS107 VSS108 VSS109 VSS110 VSS111 VSS112 VSS113 VSS114 VSS115 VSS116 VSS117 VSS118 VSS119 VSS120 VSS121 VSS122 VSS123 VSS124 VSS125 VSS126 VSS127 VSS128 VSS129 VSS130 VSS131 VSS132 VSS133 VSS134 VSS135 VSS136 VSS137 VSS138 VSS139 VSS140 VSS141 VSS142 VSS143 VSS144 VSS145 VSS146 NC1 NC2 NC3 NC4 NC5 NC6 NC7 NC8 NC9 NC10 NC11 NC12 NC13 NC14 NC15 NC16 NC17 NC18 NC19 NC20 NC21 NC22 NC23 NC24 AA8 AA10 AA12 AA14 AA16 AA18 AA20 AA22 AA25 AB2 AB5 AB7 AB9 AB11 AB13 AB15 AB17 AB19 AB21 AB23 AC6 AC8 AC10 AC12 AC14 AC16 AC18 AC20 AC22 AC25 AD2 AE1 AE5 AE7 AE9 AE11 AE13 AE15 AE17 AE19 AE21 AE23 AE26 AF25 AF26 H5 A2 A5 A11 B1 C1 C4 C22 D1 D26 E1 F1 N4 N24 P1 P4 P5 P26 AD4 AD13 AD23 AE8 AE10 AF17 AF18 D VR_ON R536 100 VTT B E C 25 Q57 3904 C VTT VTTPWRGD 1 2 3 R VDD G R WDI 5 C646 0.1UF 4 U42 TPS3125J12DBVR MARKING:PBTI 25 VD[0..4] VD[0..4] VD0 VD1 VD2 VD3 VD4 VTTPWRGD VTT R537 1K AB1 AC2 AE2 AF3 R3 E3 VID0 VID1 VID2 VID3 VID4 VTTPWRGD VID E B C Q63 3904 VTTPWGD 5 B R595 100K B VCC3 TUALATIN_5 VCC1.5V R597 1.5K D53 5,9 CPU_STPA DPSLPASD500V 2,25 A ALPHA-TOP CORP. Title G510 MAIN BOARD Size Date: 5 4 3 2 Document Number G510-1-4-01 Friday, November 09, 2001 Sheet 1 Rev 2.0 4 of 29
30 5 4 3 2 1 VCCLK By-Pass Capacitors Place near to the Clock Gernerator VCC3 C561 CAP C562 CAP C563 CAP C564 CAP C565 CAP C566 CAP 630SCCLK L32 FCM2012K-600-0805 C147 C466 C467 C454 C190 C188 C175 C178 C184 C174 C181 C468 C142 C724 C469 C715 10PFR 10PF 10PF 10PF 10PF 10PF 18PF 10PF 10PF 10PF 10PF 10PF 10PFR 10PFR 10PF 10PF C D CPUCLK"+" and"-" exchange VCCLK CLK1 ICS950104AF C462 0.1UF C461 0.001UF 3 5 9 18 22 30 37 VDDCPU AVDD VDDREF VDDPCI AVDD48MHZ VDD VDD 630PCLK TIPCI VOSCI D C478 C460 0.1UF 0.001UF C484 10UF/10V-A+ C475 C459 0.1UF 0.001UF C477 C476 0.1UF 0.001UF CPUCLK CPUC0 CPUT0 FS2/PCICLK_F PCICLK0 PCICLK1 PCICLK2 PCICLK3 PCICLK4 PCICLK5 45 1 2 13 14 15 16 19 20 21 FS2 R115 R113 R587 R363 R364 R366 R369 R371 R374 R376 0 5.1 5.1 33 33 33 33 33 33 33 630SCCLK CPUCLKCPUCLK+ 630PCLK TIPCI MINICLK SIOPCLK VGACLK MINI2CLK PICCLK 630SCCLK CPUCLKCPUCLK+ 630PCLK TIPCI MINICLK SIOPCLK VGACLK MINI2CLK PICCLK 6 2 2 7 21 23 17 8 23 2 SIO48M UCLK48M SDCLK3 SDCLK2 SDCLK0 630SDCLK SDCLK1 VCC2.5V 4 12 17 25 31 36 L17 FCM2012K-600-0805 8 VOSCI VOSCI R358 33 11 GND GND GND GND GND GND Add for Mobile Tualatin MINI CLK FS0/REF0 FS1/REF1 MULTISEL/24_48MHZ FS3/48MHZ/ZSEL 8 10 23 24 MULTISEL FS3 FS0 FS1 R142 R139 SIO48M UCLK48M CPUCLK+ CPUCLK22 22 SIO48M UCLK48M 17 9 VGACLK SIOPCLK SDRAM7 SDRAM6 SDRAM5 R135 R134 R133 R125 R124 PCI_STOPCPU_STPSDRAM_STOPCPU_STPVTTPWGD 4,9 4 10 10 10 18 15 630SDCLK SDCLK0 SDCLK1 SDCLK2 SDCLK3 6 11 11 11 11 REF2 SDRAM7 SDRAM6 SDRAM5 SDRAM4 SDRAM3 SDRAM2 SDRAM1 SDRAM0 PCI_STOP# CPU_STOP# PD#/Vtt_PWRGD SDRAM_STOP# SCLK SDATA IREF X1 X2 GND 32 33 34 35 38 39 40 41 29 28 27 42 47 48 R386 221 1% C Add from G510 44+ C130 10UF/10V-A VDDL C458 0.1UF C457 0.001UF C123 0.1UF C129 0.001UF 46 GNDL MINI2CLK PICCLK SDRAM7 SDRAM6 SDRAM5 R120 R122 R123 10 10 10 C470 C473 C165 C166 C171 10PF 10PF 10PF 10PF 10PF 9,11 9,11 SMBC SMBD 26 43 DEL R348,C449 6 Y5 B 14.318MHz C455 10PF 7 C451 10PF B Adjust SDRAM CLOCK VCC3 FS2 R143 R380 R379 R538 R588 SIS630S CLOCK R589 (FS3) 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 (FS2) 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 (FS1) 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 (FS0) 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 CPU (MHz) 66.6 100 150 133.3 66.8 100 100 133.3 66.8 97.0 70.0 95.0 95.0 112 97.0 96.2 SDRAM (MHz) 100 100 100 100 133.6 133.3 150 133.3 66.8 97.0 105 95.0 126.7 112 129.3 96.2 PCI (MHz) 33.3 33.3 37.5 33.3 33.4 33.3 37.5 33.3 33.4 32.3 35.0 31.7 31.7 37.3 32.2 32.1 10K FS3 10KR 10K 10K 10K 10K MULTISEL FS1 PCI_STOPSDRAM_STOPCPU_STPFS0 Adjust CPU CLK from BSEL1 BSEL1 2 SDCLKSEL 8 R385 10K A A ALPHA-TOP CORP. Title CLOCK GENERATOR Size Date: Document Number G510-1-4-01 Friday, November 09, 2001 Sheet 1 Rev 2.0 5 of 29 5 4 3 2
31 8 7 6 5 4 3 2 1 VTT VTT R99 75 1% CB5 0.001UF GTLVREFA R312 75 1% CB2 0.001UF GTLVREFB MD63 MD62 MD61 MD60 MD59 MD58 MD57 MD56 MD55 MD54 MD53 MD52 MD51 MD50 MD49 MD48 MD47 MD46 MD45 MD44 MD43 MD42 MD41 MD40 MD39 MD38 MD37 MD36 MD35 MD34 MD33 MD32 MD31 MD30 MD29 MD28 MD27 MD26 MD25 MD24 MD23 MD22 MD21 MD20 MD19 MD18 MD17 MD16 MD15 MD14 MD13 MD12 MD11 MD10 MD9 MD8 MD7 MD6 MD5 MD4 MD3 MD2 MD1 MD0 MD[0..63] MD[0..63] 11 CSA-[0..3] CSA-[0..3] 11 D R103 150 1% R310 CB6 0.001UF 150 1% CB3 0.001UF T25 W28 W27 Y29 Y27 Y26 AA28 AA26 AB28 AB26 AC29 AC27 AC25 AD28 AD27 Y25 AG22 AJ22 AF21 AH21 AF20 AH20 AJ20 AG19 AJ19 AF18 AH18 AF17 AG17 AJ17 AF16 AH16 T24 W29 U25 W26 Y28 V25 AA29 AA27 AB29 AB27 V24 AC28 AC26 AD29 W25 AD26 AF22 AH22 AE23 AG21 AJ21 AG20 AE22 AF19 AH19 AE18 AG18 AJ18 AD20 AH17 AE21 AG16 MA[0..14] DQM[0..7] CHIPSET1 MA[0..14] DQM[0..7] 11 11 D For EMI test 630SCCLK C708 CAP GTLVREFA GTLVREFB P29 A24 B24 P26 GTLVREFA GTLVREFB VSSQA VSSQB MD63 MD62 MD61 MD60 MD59 MD58 MD57 MD56 MD55 MD54 MD53 MD52 MD51 MD50 MD49 MD48 MD47 MD46 MD45 MD44 MD43 MD42 MD41 MD40 MD39 MD38 MD37 MD36 MD35 MD34 MD33 MD32 MD31 MD30 MD29 MD28 MD27 MD26 MD25 MD24 MD23 MD22 MD21 MD20 MD19 MD18 MD17 MD16 MD15 MD14 MD13 MD12 MD11 MD10 MD9 MD8 MD7 MD6 MD5 MD4 MD3 MD2 MD1 MD0 5 2 2 2 2 2 2 630SCCLK HLOCKDEFERHTRDYCPURSTBPRIBREQ0- 630SCCLK HLOCKDEFERHTRDYCPURSTBPRIBREQ0-RS2 -RS1 -RS0 V29 T29 R26 P25 G27 R29 G28 V26 R25 U29 U26 R24 U28 T27 U27 P28 R27 T26 T28 R28 P27 M24 H26 G29 J26 H29 H27 K27 H28 J29 J27 K26 J28 K28 L26 L27 L28 K29 M25 M26 M27 L29 N25 N28 M28 M29 N29 N26 P24 N27 CPUCLK HLOCK# DEFER# HTRDY# CPURST# BPRI# BREQ0# RS#[2] RS#[1] RS#[0] ADS# HITM# HIT# DRDY# DBSY# BNR# HREQ#[4] HREQ#[3] HREQ#[2] HREQ#[1] HREQ#[0] HA#[31] HA#[30] HA#[29] HA#[28] HA#[27] HA#[26] HA#[25] HA#[24] HA#[23] HA#[22] HA#[21] HA#[20] HA#[19] HA#[18] HA#[17] HA#[16] HA#[15] HA#[14] HA#[13] HA#[12] HA#[11] HA#[10] HA#[9] HA#[8] HA#[7] HA#[6] HA#[5] HA#[4] HA#[3] V27 CPUAVDD V28 CPUAVSS CSA#[5] CSA#[4] CSA#[3] CSA#[2] CSA#[1] CSA#[0] CSB#[5] CSB#[4] CSB#[3] CSB#[2] CSB#[1] CSB#[0] MA[14] MA[13] MA[12] MA[11] MA[10] MA[9] MA[8] MA[7] MA[6] MA[5] MA[4] MA[3] MA[2] MA[1] MA[0] DQM[7] DQM[6] DQM[5] DQM[4] DQM[3] DQM[2] DQM[1] DQM[0] AE24 AG24 AF24 AJ25 AH25 AG25 AF28 AF29 AA25 AE25 AE26 AE27 AB25 AF27 AF26 AG29 AG28 AG27 AH28 AB24 AH27 AD24 AJ27 AG26 AH26 AJ26 AF25 Y24 AE28 AF23 AG23 AD25 AE29 AJ24 AD22 CSA-3 CSA-2 CSA-0 MEMORY -RS[0..2] C 2 2 2 2 2 2 ADSHITMHITDRDYDBSYBNR- ADSHITMHITDRDYDBSYBNR-HREQ4 -HREQ3 -HREQ2 -HREQ1 -HREQ0 R367 R373 R377 RP43 10X4 RP44 10X4 RP45 10X4 10 10 10 1 2 3 4 1 2 3 4 1 2 3 4 DQM7 DQM6 DQM5 DQM4 DQM3 DQM2 DQM1 DQM0 8 7 6 5 8 7 6 5 8 7 6 5 -HREQ[0..4] B HA31 HA30 HA29 HA28 HA27 HA26 HA25 HA24 HA23 HA22 HA21 HA20 HA19 HA18 HA17 HA16 HA15 HA14 HA13 HA12 HA11 HA10 HA9 HA8 HA7 HA6 HA5 HA4 HA3 630S-1 HOST HD#63 HD#62 HD#61 HD#60 HD#59 HD#58 HD#57 HD#56 HD#55 HD#54 HD#53 HD#52 HD#51 HD#50 HD#49 HD#48 HD#47 HD#46 HD#45 HD#44 HD#43 HD#42 HD#41 HD#40 HD#39 HD#38 HD#37 HD#36 HD#35 HD#34 HD#33 HD#32 HD#31 HD#30 HD#29 HD#28 HD#27 HD#26 HD#25 HD#24 HD#23 HD#22 HD#21 HD#20 HD#19 HD#18 HD#17 HD#16 HD#15 HD#14 HD#13 HD#12 HD#11 HD#10 HD#9 HD#8 HD#7 HD#6 HD#5 HD#4 HD#3 HD#2 HD#1 HD#0 E21 A19 C19 B20 B21 B19 A21 A20 D19 E20 D20 B22 C22 C20 A22 D21 A23 C21 B23 C23 A25 E22 D22 D24 D23 C25 B25 C24 E25 F22 D25 E23 B26 E24 C26 A26 A27 D26 B27 C27 B28 F24 C28 D28 H24 C29 E26 D27 J25 E28 D29 E27 H25 K24 F25 F27 E29 F26 L25 K25 F29 F28 G26 G25 MA14 MA13 MA12 MA11 MA10 MA9 MA8 MA7 MA6 MA5 MA4 MA3 MA2 MA1 MA0 C WE# SRAS# SCAS# SDCLK AH23 AH24 AJ23 AJ16 R150 R148 R149 10 10 10 RAMWSRASSCAS630SDCLK Q30 RAMWSRASSCAS- 11 B 11 11 630SDCLK 5 1 R88 8.2K AE20 SDAVSS AE19 SDAVDD 2N7002 G ON_OFF 2 28 VCC3 R117 0 C145+ A SIS_ALS 630S-1 R147 0 D CKE E9 D S CKE 19 C709 CAP VCC3 For EMI test C148 0.01UF C167 0.01UF C168 1UF-0805+ C195 10UF/10V-A A C463 10UF/10V-A HD63 HD62 HD61 HD60 HD59 HD58 HD57 HD56 HD55 HD54 HD53 HD52 HD51 HD50 HD49 HD48 HD47 HD46 HD45 HD44 HD43 HD42 HD41 HD40 HD39 HD38 HD37 HD36 HD35 HD34 HD33 HD32 HD31 HD30 HD29 HD28 HD27 HD26 HD25 HD24 HD23 HD22 HD21 HD20 HD19 HD18 HD17 HD16 HD15 HD14 HD13 HD12 HD11 HD10 HD9 HD8 HD7 HD6 HD5 HD4 HD3 HD2 HD1 HD0 1UF-0805 HD[0..63] HA[3..31] -HREQ[0..4] -RS[0..2] ALPHA-TOP CORP. Title SIS630S HOST/DRAM Size Date: Document Number G510-1-4-01 Friday, November 09, 2001 2 2 2 HD[0..63] HA[3..31] 2 -HREQ[0..4] 2 -RS[0..2] 8 Rev 2.0 Sheet 6 1 of 29 7 6 5 4 3 32 8 7 6 5 4 3 2 1 (For internal PLL) VCC1.8V R381 21,23 D AD[0..31] AD[0..31] 0+ C479 0.001UF C480 0.1UF C483 10UF/10V-A D AH15 D1 E4 J4 E3 K6 E2 E1 F4 F2 K5 F1 G4 G3 G2 G1 L5 K4 K3 M5 K2 K1 L3 N6 L2 M4 N5 M3 M2 M1 N4 P6 N3 19,21,23 PREQ-[0..2] PREQ-[0..2] PREQ-2 PREQ-1 PREQ-0 PGNT-[0..2] PGNT-2 PGNT-1 PGNT-0 C/BE-[0..3] C/BE-3 C/BE-2 C/BE-1 C/BE-0 INT-A INT-B INT-C INT-D FRAMEIRDYTRDYSTOPSERRPAR DEVSELPLOCKPCIRSTR311 33 F3 H4 J1 L1 N1 P4 P5 P3 H3 H2 H1 J2 B11 M6 J3 L4 AJ15 C11 C/BE#[3] C/BE#[2] C/BE#[1] C/BE#[0] INTA# INTB# INTC# INTD# FRAME# IRDY# TRDY# STOP# SERR# PAR DEVSEL# PLOCK# PCICLK PCIRST# D2 D3 D4 PGNT#[2] PGNT#[1] PGNT#[0] C1 C2 C3 PREQ#[2] PREQ#[1] PREQ#[0] IDEAVDD AD31 AD30 AD29 AD28 AD27 AD26 AD25 AD24 AD23 AD22 AD21 AD20 AD19 AD18 AD17 AD16 AD15 AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15 AD16 AD17 AD18 AD19 AD20 AD21 AD22 AD23 AD24 AD25 AD26 AD27 AD28 AD29 AD30 AD31 CHIPSET2 ICHRDYA IDREQ[A] IIRQA CBLIDA IIOR#[A] IIOW#[A] IDACK#[A] IDSAA[2] IDSAA[1] IDSAA[0] IDECSA#[1] IDECSA#[0] AE13 AG8 AF9 AH9 AH8 AF8 AJ8 AD14 AE14 AG9 AF10 AJ9 IDESAA2 IDESAA1 IDESAA0 IDECS-A1 IDECS-A0 ICHRDYA IDEREQA IDEIRQA CBLIDA IDEIOR-A IDEIOW-A IDACK-A ICHRDYA IDEREQA IDEIRQA CBLIDA IDEIOR-A IDEIOW-A IDACK-A 13 13 13 13 13 13 13 19,21,23 PGNT-[0..2] PCI 21,23 C/BE-[0..3] IDESAA[0..2] IDECS-A[0..1] IDESAA[0..2] IDECS-A[0..1] 13 13 C 19,21 19 19,23 19,23 INT-A INT-B INT-C INT-D 630S-2 IDE AE17 IDB0 AG12 IDB1 AF12 IDB2 AH11 IDB3 AE16 IDB4 AJ10 IDB5 AD15 IDB6 AE15 IDB7 AG10 IDB8 AH10 IDB9 AF11 IDB10 AG11 IDB11 AJ11 IDB12 AD16 IDB13 AH12 IDB14 AJ12 IDB15 AE8 IDA0 AE12 IDA1 AG7 IDA2 AJ6 IDA3 AD12 IDA4 AF6 IDA5 AE11 IDA6 AH5 IDA7 AJ5 IDA8 AE6 IDA9 AG6 IDA10 AH6 IDA11 AF7 IDA12 AH7 IDA13 AJ7 IDA14 AD13 IDA15 ICHRDYB IDREQ[B] IIRQB CBLIDB IIOR#[B] IIOW#[B] IDACK#[B] IDSAB[2] IDSAB[1] IDSAB[0] IDECSB#[1] IDECSB#[0] AH13 AD17 AF15 AG15 AG13 AF13 AJ13 AG14 AF14 AD18 AJ14 AH14 IDESAB2 IDESAB1 IDESAB0 IDECS-B1 IDECS-B0 ICHRDYB IDEREQB IDEIRQB IDEIOR-B IDEIOW-B IDACK-B ICHRDYB IDEREQB IDEIRQB IDEIOR-B IDEIOW-B IDACK-B 13 13 13 13 13 13 C 19,21,23 FRAME19,21,23 IRDY19,21,23 TRDY19,21,23 STOP19,21,23 SERR21,23 PAR 19,21,23 DEVSEL19 PLOCK8,17,18,19,21,23 PCIRST- IDESAB[0..2] IDECS-B[0..1] IDESAB[0..2] IDECS-B[0..1] 13 13 630S-2 IDEDB15 IDEDB14 IDEDB13 IDEDB12 IDEDB11 IDEDB10 IDEDB9 IDEDB8 IDEDB7 IDEDB6 IDEDB5 IDEDB4 IDEDB3 IDEDB2 IDEDB1 IDEDB0 IDEDA15 IDEDA14 IDEDA13 IDEDA12 IDEDA11 IDEDA10 IDEDA9 IDEDA8 IDEDA7 IDEDA6 IDEDA5 IDEDA4 IDEDA3 IDEDA2 IDEDA1 IDEDA0 B B 5 630PCLK IDEDA[0..15] IDEDB[0..15] IDEDA[0..15] IDEDB[0..15] 13 13 A A ALPHA-TOP CORP. Title SIS630S PCI/IDE Size Date: 8 7 6 5 4 3 Document Number G510-1-4-01 Friday, November 09, 2001 2 Rev 2.0 Sheet 7 1 of 29 33 8 7 6 5 4 3 2 1 RR[2..7] ENPVDDENBLTVBBLANK22 22 22 GG[2..7] BB[2..7] RR[2..7] GG[2..7] BB[2..7] LVDSCLK 22 22 22 22 R2 R3 R4 R5 R6 R7 G2 G3 AD6 AG1 AF3 AF2 AF1 AE4 AE3 AE2 AE1 AD5 AD4 AD1 AC4 AC3 AC2 AC5 AA4 Y5 Y4 Y3 Y2 Y1 W4 W3 V5 V4 V3 V2 V1 U5 U4 W5 B5 B2 B3 U2 U1 T5 T4 T1 R1 R2 R3 G4 G5 G6 G7 D AAD0 AAD1 AAD2 AAD3 AAD4 AAD5 AAD6 AAD7 AAD8 AAD9 AAD10 AAD11 AAD12 AAD13 AAD14 AAD15 AAD16/B5 AAD17/B2 AAD18/B3 AAD19/B0 AAD20/B1 AAD21/R1 AAD22/R2 AAD23/R3 AAD24/R4 AAD25/R5 AAD26/R6 AAD27/R7 AAD28/G2 AAD29/G0 AAD30/G1 AAD31/G3 SBA7 SBA6/G4 SBA5/G5 SBA4/G6 SBA3/G7 SBA2/DDC2CLK SBA1/DDC2DAT SBA0/VBBLANK# 9 PID[0..2] R0/ACBE3# B4/ACBE2# ACBE1# ACBE0# VBCAD/AREQ# VGCLK/AGNT# B7/AFRAME# B6/AIRDY# ATRDY# ADEVSEL ASERR# APAR ASTOP# VBHCLK/RBF# VBCTL0/WBF# VBCTL1/PIPE# VBCLK/ST2 VBVSYNC/ST1 VBHSYNC/ST0 SB_STB SB_STB# AD_STB0 AD_STB0# AD_STB1 AD_STB1# AGPCLK U3 AA3 AC1 AG2 R6 T6 AB2 Y6 AB3 AB4 AB6 AA5 AB5 P2 P1 U6 R4 R5 V6 T2 T3 AD2 AD3 W1 W2 AJ3 AA1 AB1 AE10 AD10 AGPRCOMP R365 8.2K 0R B6 B7 VGACLK R5 R4 R2 G3 G2 R7 R6 R3 G5 G6 G7 G4 B3 B2 B4 B5 R114 S1 B4 1 2 3 4 5 6 SW DIP-6 C143 10PF 12 11 10 9 8 7 Adjust SDRAM CLK PID[0..2] DEL RP55 PID0 PID1 PID2 R586 R497 D 10K 10K KBSEL SDCLKSEL 22 B7 B6 12 12 12 ROUT GOUT BOUT B14 A14 A15 VCC5 18 5 ROUT GOUT BOUT 12 12 HSYN VSYN D15 A16 C15 B16 C16 HSYNC VSYNC DDC1DATA DDC1CLK SSYNC AGP 1(OPEN)<---------------->0(CLOSE,DEFAULT) Pull Low for ClkGen's bug 12,22 DDC1DATA 12,22 DDC1CLK R318 0 For EMI test C LVDSPDVBVSYNC VBHSYNC 22 22 22 5 VOSCI R575 0 A11 VOSCI 630S-3 RP4 1 2 3 4 RP38 8 7 6 5 RP36 8 7 6 5 RP40 8 7 6 5 R361 R372 22X4 8 7 6 5 22X4 1 2 3 4 22X4 1 2 3 4 22X4 1 2 3 4 22 RR5 RR4 RR2 GG3 C C718 CAP VRSET VVREF VCOMP ECLKAVDD ECLKAVSS DCLKAVDD DCLKAVSS DACAVDDC DACAVSSC DACAVDDB DACAVSSB E19 C14 B15 F15 E15 F16 E16 F18 F20 E14 D14 RSET VREF COMP ECLKAVDD ECLKAVSS DCLKAVDD DCLKAVSS DACAVDDC DACAVSSC DACAVDDB DACAVSSB GG2 RR7 RR6 RR3 GG5 GG6 GG7 GG4 BB3 BB2 BB4 BB5 BB6 VGACLK 5 VGA AGPVREF AGPRCOMP AGPAVDD1 AGPAVSS1 AGPAVDD2 AGPAVSS2 AGPVSSREF AGPAVDD1 AGPAVSS1 R461 AE9 AGPAVDD2 AGPAVSS1 AD8 AA2 22 BB7 VCC3 B S CHIPSET3 630S-3 Place these circuits near to SiS-630S VCC3 VRSET R68 140 1% VVREF DCLKAVDD C414 0.1UF C109 0.01UF C90 1UF-0805+ CE3 10UF/10V-A 1 L14 2 7,17,18,19,21,23 PCIRST- G NDS356P Q55 D AGPAVDD2 C560 CLOSE TO SiS630S 0.1UF B FCM2012K-600-0805 VCC3 VCC3 DCLKAVSS AGPAVDD1 VCOMP C413 1UF-0805 VCC3 L28 DACAVDDC 1 2 DACAVDDB 1 FCM2012K-600-0805 A L19 1 2 FCM2012K-600-0805 VCC3 L15 2 ECLKAVDD 1 FCM2012K-600-0805 C99 0.01UF C89 1UF-0805 C110 0.01UF L29 2 VCC3 R368 C170 59 1% 0.01UF C186 1UF-0805+ CE2 10UF/10V-A FCM2012K-600-0805 AGPRCOMP AGPAVSS1 Place these circuits near to SiS-630S A C106 0.01UF C435 1UF-0805 C429 1UF-0805 ALPHA-TOP CORP. DACAVSSC DACAVSSB ECLKAVSS Title SIS630S VGA/DFP Size Date: 8 7 6 5 4 3 Document Number G510-1-4-01 Friday, November 09, 2001 2 Rev 2.0 Sheet 8 1 of 29 34 8 7 6 5 4 3 2 1 8 PID[0..2] PID[0..2] CHIPSET4 630S-4 LAD0 LAD1 LAD2 LAD3 LDR Q# LFRAME# SIRQ NMI SMI# INTR A20M# INIT# IGNNE# FERR# STPCLK# CPUSTOP#/CPUSLP AG4 AF4 AJ4 AE5 AF5 AH4 AG5 C18 D16 D18 B17 A17 B18 A18 C17 D17 LAD0 LAD1 LAD2 LAD3 LDRQLFRAMESERIRQ LAD[0..3] 17 16 Place near to 630S 18 14 17,21,23 SPKR KBSMIRING PME- SPKR SIS_PSONKBSMIPWRBTNRING PMETHERM- BIT_CLK D E18 E11 C7 B12 E10 B6 A6 D13 B7 A7 D8 C8 B8 SPK PSON# ACPILED EXTSMI# PWRBTN# RING PME# THERM# LPC ACPI LDRQLFRAMESERIRQ NMI SMIINTR A20MCPUINITIGNNEFERRSTPCLKCPU_STP- 17 17 17,21 2 2 2 2 2 2 2 2 4,5 D C100 10PFR 25 GMUXSEL 3 LO_HI19 GV_GATE 25 VCORE1.4V- LO_HIGV_GATE GPIO13 KBDAT/GP10 KBCLK/GP11 PMDAT/GP12 PMCLK/GP13 KLOCK#/GP14/TXD CPU_S NEDD NOT to place near to 630S AE7 AH2 R351 ENTEST ENTEST 4.7K N2 ENTEST RESERVE2 RESERVE1 KBC SMB SMCLK SMBDAT TXEN/GP15/SMBAL AH3 AG3 A8 SMBC SMBD GPIO15 SMBC SMBD 5,11 5,11 AC'97 Pull-Down In order to stabilize 630S AC,97 controller pull-down resistors on SDATI1 and SDATI0 can not be removed. 18 SWI18 SCI 15,16 SPDIF C SDATI1 SDATI0 R317 R319 100K 100K SWISCI GPIO2 PID0 PID1 PID2 GPIO6 SPDIF GPIO8 GPIO9 C12 D12 E17 F12 C10 F14 C6 E12 D9 D10 RXDV/OC0# MDIO/OC1# GP0/PREQ#3/TXD[ GP1/PGNT#3/TXD[ GP2/LDRQ1#/TXD[ GP3/RXER GP4/TXCLK GP5/COL GP6/CRS GP7/SPDIF GP8/MDC GP9/RXCLK F10 D6 H5 J5 G5 H6 E5 F5 E6 F6 F8 E7 E8 D7 A12 R578 1 1 R462 10K 2 2 10K Over current disable +3VAUX UV0UV0+ UV1UV1+ UV2UV2+ UV3UV3+ UV4UV4+ UV5UV5+ UCLK48M+3VAUX 12 12 12 12 12 12 12 12 12 12 12 12 5 630S-4 USB UV0UV0+ UV1UV1+ UV2UV2+ UV3UV3+ UV4UV4+ UV5UV5+ USBCLK48M C 23 SDATI1 15 SDATI0 15,23 SDATO 15,23 SYNC 15,23 AC_RESET- SDATI1 SDATI0 SDATO R87 SYNC R316 D27 A BAT54 C NC BIT_CLK AUXOK BATOK 0 0 B10 A10 A13 B13 D11 C13 AC_SDIN[1] AC_SDIN[0] AC_SDOUT AC_SYNC AC_RESET# AC_BIT_CLK USBVDD0 USBVDD1 B2 B3 CB4 0.1UF CB1 1UF-0805+ CE4 10UF/10V-A AC97 MII 15,23 20 20 19 BIT_CLK AUXOK BATOK PWROK A5 C5 C4 RTCVDD AUXOK BATOK PWROK VCC3 RTC A4 RTCVDD OSC32KHO R170 10K C505 0.1UF RXD[0] RXD[1] RXD[2] RXD[3] C9 B9 E13 A9 RP50 SERIRQ SMBC SMBD THERM1 2 3 4 4.7KX4 VCC3 8 7 6 5 B F13 F17 N24 U24 VSSA VSSB VSSC VSSD B VCC3 A3 OSC32KHI RTCVSS LANCLK25M D5 B4 B5 SIS_ALS R452 10K 1 D 20,26,27 PSON- PSON- Q50 2N7002 D S SIS_PSON- Q45 LAD3+3VALWAYS LAD2 LAD0 LAD1 8 7 6 5 RP16 1 2 3 4 4.7KX4 SIS_ALS PID0 PID1 PID2 GPIO6 SIS_ALS GPIO8 GPIO9 GPIO15 Q49 DTC114EKA SOT-23 R607 56K D54 A +3VALWAYS G R79 1 2 S D SIS_ALS PWRBTNPME- R428 1 R11 20K 2 10K 2 10M Y2 32.768K 1 4 D43 1SS355 SOD323 PWRBTNON3_5 B C C88 10PF C87 10PF G 2 3 NDS352AP 1 2 3 4 RP19 1 2 3 4 RP35 8 7 6 5 4.7KX4 8 7 6 5 4.7KX4 VCC3 RP51 SWILDRQGPIO2 1 2 3 4 4.7KX4 8 7 6 5 A Place close to 630S E GPIO13 2 ASD500V R600 2 5 4 4.7K 1 GMUXSEL GMUXSEL 25 ALPHA-TOP CORP. Title SIS630S SOUTH BRIDGE Size Date: Document Number G510-1-4-01 Friday, November 09, 2001 2 JP8 PWRBTN1 3 Power Button Add for SiS's bug Rev 2.0 Sheet 9 1 of 29 8 7 6 5 4 3 35 8 7 6 5 4 3 2 1 VCC3 VCC1.8V VCC3 VTT VCC3 D H19 H20 H2 1 H22 J21 J22 K22 L22 M22 AA8 AA9 AB8 AB9 N8 P8 P9 U8 V8 V9 W8 W9 Y8 Y9 C156 1UF-0805 C116 1UF-0805 C134 0.1UF C149 0.1UF C135 1UF-0805 C161 1UF-0805 C117 0.1UF C169 0.1UF C137 1UF-0805 C155 1UF-0805 C146 0.1UF C150 0.1UF C132 1UF-0805 C127 1UF-0805 C139 0.1UF C126 0.1UF AA11 AA12 AA13 AA18 AA19 AA20 AA22 AB12 AB19 AB21 AB22 H10 H17 J11 J12 J9 K8 K9 M9 U21 U22 V21 V22 W21 W22 Y21 AB10 AB11 AB13 AB18 AB20 H11 H12 H18 J18 L8 M8 N22 T22 Y22 AA10 AA14 AA17 AA21 AB14 AB17 H13 H16 J10 J13 J16 J17 J19 J20 K21 L21 L9 M21 N21 N9 T21 U9 H9 J8 D VTT MD63: AGP DLL Enable MD62: PCI PLL Enable MD61: SDRAM DLL Enable C (Default: Enable) (Default: Enable) C115 (Default: Enable) 1UF-0805 C120 1UF-0805 C121 OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD OVDD PVDD PVDD PVDD PVDD PVDD PVDD PVDD PVDD PVDD PVDD PVDD PVDD PVDD PVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD IVDD AUX3.3V AUX1.8V 630S-5 MD60: CPU DLL Enable MD[59..58]: PLL ER[1..0] (Default 00) MD[57..56]: DLL ER[1..0] (Default 00) MD[55..53]: Clock skew control of AGP inner-outer loop (Default 001) POWER VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSS VSSD VSSD VSSD VSSD VSSD VSSD VSSD VSSD VSSD VSSD VSSD VSSD VSSD VSSD VSSD VSSD VSSD VSSD VSSD VSSQ VSSQ VSSQ VSSQ VSSQ VSSQ VSSQ VSSQ VSSQ VSSQ VSSQ VSSQ VSSQ VSSQ L13 L14 L15 L16 L17 M12 M13 M14 M15 M16 M17 M18 N11 N12 N13 N14 N15 N16 N17 N18 N19 P14 P15 P18 P19 R14 R15 T14 T15 U14 U15 V14 V15 W13 W14 W15 P16 P17 R16 R17 R18 R19 T16 T17 T18 T19 U16 U17 U18 U19 V16 V17 V18 W16 W17 P11 P12 P13 R11 R12 R13 T11 T12 T13 U11 U12 U13 V12 V13 VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ VDDQ GTLVTT GTLVTT GTLVTT GTLVTT GTLVTT GTLVTT GTLVTT GTLVTT GTLVTT C 0.1UF C105 VCC1.8V 0.1UF MD37: Enable External CLKGEN MD36: Enable Ext-PLink MD35: Multi-function Select MD34: Enable Multi-function VCC3 MD33: Enable Video Bridge MD32: PAL/NTSC Select MD31: Quick Start Function 1: Enable 0: Disable B MDD37 MDD36 MDD31 MDD38 MDD39 MDD[0..63] MDD33 R159 R167 R204 R411 R412 R592 4.7KR 4.7K 4.7K 4.7KR 4.7K 4.7K+ 10UF/10V-A 0.1UF CE1 C107 C108 0.01UF SIS_ALS B 11 MDD[0..63] +1.8VALWAYS CHIPSET5 630S-5 + 10UF/10V-A A CE7 C450 0.1UF C124 0.01UF A ALPHA-TOP CORP. Title SIS630S POWER Size Date: 8 7 6 5 4 3 Document Number G510-1-4-01 Friday, November 09, 2001 2 Rev 2.0 Sheet 10 1 of 29 36 |
