在很多场合,我们都会看到一个现象:集成芯片的电源端接了一个或多个电容到地。
那我们在设计电路的时候该怎么选取滤波电容呢? 原理我们实际用的电容并不是理想的电容,我们用到的电容可以用上图的模型来代替:电阻(ESR)、电感(ESL)和电容C串联的电路形式。这样我们就可以得出一个电容的实际阻抗表达式: Z(阻抗):Z = R(电阻) + jX(电抗) X = wL - 1/wC XL = JwL XC = 1/jwC 下面,我们分两种情况来讨论下这个看上去比较复杂的表达式 1.高频(w很大)时,容抗(1/jwC) 就趋近于0,但是感抗jwL会很大,这就导致了电容在高频的时候不再是电容了,它相当于一个电阻和一个很大的电感的串联,这样就会产生很大的阻抗Z,会对我们的高频信号产生很大的阻挡,高频信号就会被阻挡在外面过不去。 这时候我们得想个办法,如何能让高频信号过去呢?我们仔细看我们的Z阻抗表达式,我们发现高频信号过不去最主要的原因就是电感这个哥们太调皮了,竟敢一个人挡着我们的去路。所以,我们得叫一个帮手来帮助我们抵抗电感。我们将感抗(1/jwC)增大,因为它与感抗是一个减法关系(死对头)。感抗一增大,(jwL - j/wC) 就会减小,Z就会减小。我们的高频信号就可以比较轻松的通过了。我们如何来增大感抗?减小C,j/wC就会增大。这样,我们就可以得出一个结论:小电容可以让我们的高频信号更轻松的通过!所以,在电源滤波中,小电容是用来滤除高频信号的。为什么说是滤除?因为高频信号都从电容上流向大地了,这样高频信号就不会对我的电源造成干扰,就可以成功地让电源保持稳定。 2.低频时(w较小时),感抗(jwL)就会变得很小,此时 1/jwC就会变得很大,同样,它也造成了我们的阻抗Z变得很大,我们的低频信号就被阻挡了。分析方法同1是类似的,我们的目的就是减小阻抗,尽量让Z = ESR。这里与上面稍微有点不同,看感抗的表达式 (XL = jwL),我们不能对它做什么,L是与工艺有关的,是一个固定的值。所以此时,我们就要去减小容(j/wC)。增大C,C就是你电容的值,它是可以改变的。所以,我们得出结论:大电容可以让低频信号更轻松地通过!所以,大电容滤除低频。 由于我们的电源是直流电(w = 0),由于容抗j/wC会变得无穷大,所以直流电就通过不了电容,就可以稳稳当当地供给我们的芯片了。在实际应用中,为了由更好的频率范围,我们会用一个大电容和小电容并联的组合(两者之间的数量级一般至少是100以上)。 电容取值每种电容都有自己的V型曲线(不同的滤波范围),有兴趣的朋友可以去看一下V型曲线。 下图是电容取值的参考值: 我刚开始的时候,也不懂为什么电容要这么取,我问过很多人,他们多说这是经验,你多试试,达不到你要求,你就换电容嘛!我想说的是,实践才是检验真理的唯一标准! 在你设计电路的时候,你可以先查看一下芯片的参考手册,手册里面会给芯片的应用电路。我们可以参考这个电路,再在我们的设计上改变! |
|