DAPRA启动DBRE项目研发虚拟训练环境中的高性能计算技术

为解决当前的虚拟环境开发计算的限制，DARPA启动了“数字射频战场模拟器”（DBRE）项目，旨在创建一种新的高性能计算（HPC），即“实时高性能计算”（RT-HPC），它将有效地平衡计算吞吐量和能够产生高保真射频环境的仿真。DRBE将创建世界上第一个大规模虚拟射频试验靶场，演示RT-HPC的使用。该项目的目标是为当前使用的复杂传感器系统提供所需的规模、保真度和复杂性，为国防部提供一个有价值的开发和测试环境。

项目背景

由于未来军事系统的成本和复杂性不断上升，且军事靶场的数量有限，未来军事系统的试验、鉴定和训练将越来越多地在虚拟环境中进行。虚拟模拟器已经用于现代战机飞行员的增强现实世界训练，它们有希望满足试验和训练人工智能技术的严格要求。然而，目前的模拟环境依赖于无法产生计算吞吐量和速度的传统计算来精确地复制现实世界的交互，对物理试验靶场的规模进行建模，或满足更复杂系统的技术要求。

DARPA微系统技术办公室（MTO）的项目经理保罗·蒂尔格曼表示，模拟环境可以极大地帮助军队，利用雷达和通信系统等复杂传感器系统的高保真模型来试验和训练先进的射频（RF）技术。然而，现有的计算技术无法准确地模拟复制现实世界射频环境所需的规模、波形交互或带宽需求。

主要目标

该项目的研究目标是开发在封闭环境中可复制众多射频系统交互的实时高性能计算机，且此类应用并不是这类新型计算机的唯一应用。RT-HPC技术可能对虚拟环境外的许多军事和商业能力产生影响，包括时间敏感性的大数据开发和科学研究和发现等。

研究内容

为建立RT-HPC和DRBE射频测试靶场，该项目将主要研究两个领域。其中一个领域将探索设计和开发新的计算体系结构和特定领域的硬件加速器，以满足RT-HPC的实时计算需求。现有的HPC依赖于通用计算设备，它们或优先考虑高计算吞吐量而牺牲延迟（即图形处理单元（GPU）），或具有非常低的延迟，但相应的计算吞吐量较低（即现场可编程门阵列（FPGA））。DRBE项目试图通过创造一种结合了GPU和FPGA最佳特性的新型高性能计算硬件来克服两者的局限性。

第二个部分将侧重于开发工具、规范和接口以及其他系统需求，以支持RT-HPC系统的集成和虚拟射频测试靶场的创建。这些组建将有助于设计和控制可在此靶场内运行的各种测试场景，使DRBE的RT-HPC能够与外部系统接口进行测试，并为支持多个试验所需的资源分配提供便利。

DRBE项目属于DARPA“电子复兴计划”（ERI）第二阶段的一部分。DARPA正在ERI项目之间建立新的连接，并在国防应用中演示由此产生的技术。DRBE通过为防御系统带来领域特定处理体系结构来帮助DARPA完成这一目标。

来源：DARPA网站/图片来自互联网