testbench

Testbench写法简要介绍

描述测试信号的变化和测试过程的模块叫做测试平台（Testbench），它可以对电路模块进行动态的测试。通过观测被测试模块的输出信号是否符合要求，可以调试和验证逻辑系统的设计和结构是否正确，便于发现问题并修改。

Testbench用于测试模块的示意图如图所示：

由示意图可知，Testbench要对被测模块进行测试，需要产生被测模块所需的激励信号（比如时钟信号，复位信号等），这个就像我们用Quartus波形仿真时拖波形一样，只是Testbench里需要我们用代码来实现波形的变化。

产生的激励信号需要与被测模块对口（比如产生的时钟信号要送入时钟输入口，产生的复位信号要送入复位输入口等），如何实现对口，这就需要对被测试模块的例化来实现。例化的写法如下：

被测模块名                             例化进Testbench后的模块名

（

．被测模块输入口              Testbench产生的激励信号，

．被测模块输出口              Testbench里用来显示输出的信号

）；

上面的示意图对应的例化写法为：

被测模块名                                例化进Testbench后的模块名

(

              .Input_1                              (In_1),

              .Input_2                              (In_2),

              .Input_3                              (In_3),

              .Output_1                            (Out_1),

              .Output_2                            (Out_2),

              .Output_3                            (Out_3)

);