电气过应力和静电放电故障是半导体器件的危险。了解它们的发生方式对芯片开发者非常有用。  Sanjay Agarwal | 2014年5月21日 受到静电放电(ESD)应力的IC具有明显的失效特征。高电流可以熔化半导体结构的不同区域(ESD-HBM或人体模型),而高电场可以使电介质破裂(ESD-CDM或充电装置模型)。 通过曲线追踪,工作台或自动测试设备(ATE)测试,可以在ESD感应单元上观察到最常见的ESD引起的故障模式,输入/输出引脚处的开路,短路,漏电或电阻短路。其他故障模式可能具有高关断电流(IDDS),电源电流(IDD)和开路引脚,例如无输出。内部电路损坏需要先进的故障分析技术。 你想跟不上吗? 电子设计中的新兴技术? 是的,我需要知道 不,现在不行
EOS和ESD可以通过多种方式破坏半导体器件。大多数EOS和ESD经受的故障主要是由于热损坏或烧毁的金属化,氧化物或介电击穿,接触损坏或结损坏。 热损伤 当EOS-ESD 事件期间产生的过多热量熔化导体或电阻器的金属互连时,可能发生由于热损坏引起的现场故障。在EOS-ESD事件期间产生的过多热量可以熔化导体或电阻器的金属互连。作为保险丝的金属线在熔化后可能会打开。由于EOS,ESD-HBM事件,通常观察到金属熔化。然而,在厚导体膜中,金属的部分熔化可能影响器件的功能。如果金属线具有电阻R且I ESD是流过的电流,那么产生的功率将是: P = I 2 ESD * R. 当由于局部热量引起的温度升高到金属线的熔点时,将发生熔化。器件可能不会显示引脚到引脚的I / V曲线异常,例如短路或开路。但在解封后,扫描电子显微镜(SEM)显示出烧焦的金属化(图1)。 1. EOS会引起不同程度的烧毁金属化。氧化物或介电击穿 氧化物分解可归类为软或硬分解。软击穿是指电介质上的高电阻电流路径。硬击穿是指穿过介电层的高导电路径。 在软氧化物击穿中,器件可以在功能上良好并且晶体管的性能不会显着改变。可以观察到泄漏略高于良好的单位,并且可能落在数据表限制范围内。在硬氧化物击穿中,器件不工作,从栅极到沟道产生电流路径,并且晶体管被破坏。 栅极氧化物损坏是最常见且易发生ESD的事件。栅极氧化物击穿取决于氧化物的厚度,偏置电压,氧化物材料的击穿电压,均匀性和氧化物膜的粗糙度。如果氧化膜具有锐边,则感应电场将高度集中到那些边缘并且非常容易破裂。 考虑氧化层的厚度为100埃,氧化层上施加的电压为3.3伏。氧化物层上的平均电场可以从E = V / T OX计算得出: E = 3.3V /(100×10 -8 cm)= 3.3×10 6 V / cm 二氧化硅(SiO 2)是一种介电材料,其击穿电场为11×10 6 V / cm。如果氧化层厚度减少到50埃,那么: E = 6.6×10 6 V / cm 当电介质接近击穿时,电介质上的电场将增加。如果V保持恒定,即E / T OX =常数,则电场对氧化物厚度曲线可由图2表示。 随着氧化物厚度的增加,电场呈指数下降。当氧化物层两端的电压超过氧化物(电介质)的击穿电压(V> V B)时,可能发生氧化物击穿。结果,栅极氧化物击穿并且在氧化物层上形成较小的电阻路径。因为电流流入电阻较小的路径(损坏的氧化物或电介质),所以发生电介质的局部加热。由于大的局部热量,导电部位熔化,形成一个灯丝,使金属层在电介质上短路(图3)。氧化物分解被认为是CDM的主要分解机制。 3.在ESD脉冲(a)之前和之后(b)之前的栅极氧化物的示意图突出显示损坏的氧化物形成的灯丝,其中V> VB电介质短路(c)。ESD-CDM事件也会导致氧化物破裂(图4)。在这个失败的部分,在台架测试中没有观察到输出。在电隔离中,测量振荡器电路的参考输入引脚处的高泄漏。沿着振荡器模块中参考输入引脚的电容也检测到热点。 4. ESD-CDM事件导致栅极氧化物破裂(红色)。图5显示了没有观察到输出的晶体振荡器器件的ESD损坏。台架测试(IV曲线跟踪)显示输出使能(OE)引脚的漏电流为4.3 mA。使用Hamamatsu发射/ OBIRCH显微镜分离故障部位以定位缺陷。沿着失效引脚的输入电路检测到热点。使用等离子体/化学蚀刻的后续物理分析揭示了由发射显微镜识别的热点区域处的针孔。 5. IV曲线跟踪(上图,左图)显示输出使能引脚的泄漏。其他图像显示了热点和针孔。接触尖刺或交叉点伤害 接触尖峰或结损坏是指由于ESD事件引起的焦耳加热导致的pn结的破坏。当硅被加热时,共价键断裂并产生电荷载流子。因此,硅电阻率和热导率随着温度的升高而降低。 ESD脉冲表现得像电流源。当突然的ESD脉冲经受硅时,它会不均匀地加热。当大电流提高结温并超过硅的熔点时,局部区域绝热加热,导致结熔化(图6)。 6.扫描电子显微镜显示接触损伤。可以计算由ESD引起的能量耗散引起接触尖峰或结损坏。对于绝热过程,ESD事件产生的能量等于结点吸收的能量: Q 1 = Q 2 哪里: 等于Q 1 = Q 2: 哪里: C sp =比热容 ρ=密度 T 0 =初始温度 如果T≥Ť 米(熔点),然后结熔化会发生。 使用下面给出的热扩散方程的Wunsch&Bell模型最常用作描述该结击穿的模型。在该模型中,结击穿现象由应用于器件的脉冲宽度和功率密度决定: 哪里: P =以瓦特为单位的故障功率 A =面积cm 2 C P = J / gcm-K的热容量 ρ=密度(g / cm 3) κ=导热率,单位为W / cm-K t =方波脉冲的宽度 T m =结的熔化温度 T 0 =初始温度 这些表达式显示了温度,ESD脉冲电压,失效功率和材料熔点之间的关系。 参考 1. 静电放电:理解,模拟和修复ESD问题,M。Mardiguian,Wiley 2.“行走充电”,Niels Jonassen,合规工程,2001年3月/ 4月,www. / index.php?option = com_content&view = article&id = 2016:charging-by-walking&catid = 62:mr-static&Itemid = 201 3.“静电放电(ESD)教程”,Ata Khan,赛普拉斯半导体,www. /?docID = 35736 4.“先进CMOS技术的ESD保护电路”,Jung-Hoon Chun,2006,www-tcad./tcad/pubs/theses/chun.pdf 5.“静电放电保护”,费媛,瑞尔森大学,2012,www.ee. /〜fyuan / esd.pdf 6.罗莎Croughwell和约翰·麦克尼尔,伍斯特理工学院,“由于电气测试,设备损坏的调查” www./atd/resource/docs/testStation/tpWPI.pdf 7.“半导体器件中的静电放电:概述”,James E. Vinson和Juin J. Liou,1997,www. / ll / wb / 2010/244 /PROBLEMS / NXP / ESDreviewvinson98.pdf 8.“用于高速混合信号电路的静电放电保护电路” Hossein Sarbishaei,2007,https://ece./~cdr/pubs/Hossein_PhD_thesis.pdf 9.“静电放电的基本原理,第一部分 - 可持续发展教育的介绍”,ESD协会,2013年,www. / document /FundamentalsPart1.pdf 10. ADI可靠性手册,2000,www./static/imported.../eos_esd_chapter_091400b_103.pdf 11.“受静电放电应力影响的超薄电介质薄膜的击穿电压”,郝进等。al,Journal of Applied Physics110,054516(2011) 12.“非硅器件的静电放电和电过载失效”,Yu-Chul Hwang,2004,http://drum.lib./bitstream/1903/2198/1/umi-umd-2198.pdf 13.“电气过度应力”,www. /?docID = 20619 Sanjay Agarwal是班加罗尔赛普拉斯半导体公司计时解决方案的高级产品工程师。他拥有坎普尔印度理工学院的技术硕士学位,专攻电子材料,器件制造和表征。他为半导体电子出版物撰写了大量技术文章。 在您的网站上发布我们的文章。学习如何... |
|