半导体工艺中版图的design rule是怎么来的?

Long_龙1993 2020-03-02

展开全文

转自：QST青软实训IC特训营

当我们在画集成电路Layout的过程中，设计规则是确保电路设计能成功，工艺能够量产的基础，它是连接半导体工厂与design house 之间的桥梁。那究竟该如何正确理解版图设计规则文件中的每条设计规则勒？对于一套成熟的半导体工艺来说，版图设计规则的制定大致基于以下5个方面的考虑：

1、光刻

2、器件

3、平坦化

4、可靠性

5、电路与产品

1 光刻

光刻过程中的曝光光源的波长以及与之相匹配的光刻胶共同决定了版图设计规则中的最小线宽与最小线距（比如金属的最小宽度与以及它们之间的距离）。对于波长来说，波长越短则曝光的分辨率越高，可以光刻得到的尺寸也就越小，所以波长限制了我们可以得到的最小线宽与最小线距。除了光源的波长外，光刻胶厚度也决定着最小线宽与最小线距，可以用图1-1所示的模型进行解释，如图1-1所示，光刻胶厚度与线宽的比值越大则光刻胶就越容易在wafer上发生倾倒（你完全可以把光刻胶想象成一堵墙，你觉得是低矮的墙越容易倒勒还是瘦高的墙越容易倒？），光刻胶的倾倒除了造成该区的显影失败之外，还会飘移到晶圆的其它区域，变成缺陷颗粒（缺陷粒子）而造成其它区堿的失效，所以在版图设计规则中制定最小线宽是为了保证光刻胶不倾倒而导致显影失败。另外在曝光后后续的刻蚀工艺中，光刻胶厚度与线距的比值越大就越不容易被刻蚀开来形成Space（这个是显而易见的），如果不能形成Space，其后果之一将会导致后端金属的短路，因此最小线距这样的设计规则是为了保证光刻胶能解开。

图1-1 最小线宽与最小线距的光阻

在光刻过程中光刻机的精度与稳定度决定了版图设计规则中两层layer之间的对不准准则，如图1-2所示，注入层和GATE poly、AA层之间的关系，就是以对不准作为主要考量的。如果违反这种设计规则会带来什么后果勒？在这里举一个例，如图1-3所示，在版图中，由于对不准，implantLayer有一部分没有覆盖在有源区上，这就会导致有源区（两个STI之间的区域）的有一部分没有implant而是Well，在后续silicide这步工艺中，产生的金属硅化物使得有源区的implant部分和Well部分short在一起，有可能对well的电位产生影响，会对电路造成严重的后果。

图1-2 AA层与注入层之间的对不准规则

图1-3 违反对不准规则所带来的严重后果

2 器件

出于器件方面考量的设计规则还是蛮多的，在这里就不一一列举，只举其中一些例子来说明。比如晶体管的最小长度就是出于器件方面考虑的，如果晶体管的沟道太短就会带来短沟道效应，从而导致晶体管发生漏电流击穿，阈值电压飘移等，所以晶体管才会有最小长度的限制。另外两个有源区（implant掺杂类型与well掺杂类型相反）之间可以形成一个寄生的场效晶体管（如图1-4所示），如果两个有源区靠得太近就会导致这个场效应晶体管导通。除了两个源之间，任何两个NW之间，也会形成一个由NW和PW组成的寄生场效晶体（如图1-4所示），因此必须保证NW之间的距离适中来确保这些寄生的晶体管不导通。

图1-4 寄生BJT的形成

3 平坦化

有源区的最大尺寸就是出于平坦化的考量，如图1-5所示，在STI填充后，大块面积的有源区上会覆盖大面积的氧化硅/氮化硅等薄膜，造成后续的平坦化（CMP）步骤时，氧化硅/氮化硅等薄膜无法被完全去除，这将会对后续的工艺造成影响，如果需要大面积的有源区则需要在AA上挖孔。另外在铜制程中，如果后端金属太宽，就会导致CMP 工艺中，铜的金属线厚度不均匀（金属线厚度不均匀又有啥后果？），因此后端金属都有最大线宽的限制。对于最大密度以及最小密度这些设计规则，则是为了保证半导体工艺步骤中CMP与eth的均匀性（为什么要保证均匀性，大家可以思考一下？）。

图1-5 半导体工艺的STI填充

4 可靠性

出于可靠性方面的设计规则主要包括金属线最大电流密度、天线准则、金属最大线宽（仅限于铝制程中）。金属线有最大电流密度（电流密度=电流/金属线宽）方面的限制，主要是因为金属的电流密度达到一定程度的时候，金属线里的原子会发生飘移，专业术语叫EM，这样会造成断线和short两个严重的后果，除了金属线外金属通孔与接触空也会存在相同的问题。天线准则主要是由于在等离子体刻蚀的过程中，导体在刻蚀的过程中会收集电荷，而当这个导体面积很大的时候（收集的电荷足够多）并且与晶体管的栅极相连的时候，就会对晶体管的极薄的栅氧层造成破坏，从而使得晶体管失效，为此在设计规则中，都会规定一个导体面积以及与之相连的晶体管栅氧面积之间一个保险的比率，俗称Antenna ratio，一旦超过这个比率，就会在栅极连接一个二极管来进行保护。在铝制程中（和铜制程不一样），金属线不能太宽，主要是因为当铝的金属线太宽之后，会带来金属与四周物质的应力，而这个应力主要来源于热胀冷缩，这个应力会导致金属铝的剥离。

5 电路与产品

电路与产品相关的设计规则主要包括我们非常熟悉的ESD rule 与latch up rule。对于ESD rule来讲主要是防止静电对我们的芯片内部的电路造成损伤，其规定必须在芯片的输入与输出脚用ESD器件来进行保护，具体细节在此不做详细阐述，对于做IC的工程师来说都比较熟悉。而latchup是指在CMOS工艺中，由于电源线VDD与地线GND由寄生的PNP和NPN相互影响而产生的一个低阻抗通路，其最容易产生于受外部干扰的I/O处，也偶尔发生在内部电路中，而latch up rule正是为了防止这样的现象产生，以确保电路的正常工作。