|
最近做一个项目，板载4412主控，需要用到usb，主要搭载的外设有usb鼠标，usb摄像头，usb协议连接移动4G模块，画好主板后，发现鼠标能用，但是摄像头和4G模块不能用，最后发现是因为设计时考虑到设备需要转接，所以我每个USB都画了两对，一个调试备用，另一个运行时正式使用，当使用其中一个USB口时，另一个USB口闲置，其中的差分线也充当了天线，影响了差分线的阻抗，当我用小刀刮掉这对差分线时，发现能够正常使用，因此我特地找了些差分线的布线规则，希望对大家有所帮助
1、在绘制USB2．O 设备接口差分线时，应注意以下几点要求：
1、USB2.O芯片放置在离地层最近的信号层,并尽量靠近USB插座,缩短差分线走线距离。
2、差分线上不应加磁珠或者电容等滤波措施,否则会严重影响差分线的阻抗。
3、如果USB2.O接口芯片需串联端电阻或者D线接上拉电阻时,务必将这些电阻尽可能的靠近芯片放置。
4、将USB2.O差分信号线布在离地层最近的信号层。
5、在绘制PCB板上其他信号线之前,应完成USB2.0差分线和其他差分线的布线。
6、保持USB2.O差分线下端地层完整性,如果分割差分线下端的地层,会造成差分线阻抗的不连续性，并
会增加外部噪声对差分线的影响。
7、在USB2.0差分线的布线过程中,应避免在差分线上放置过孔(via),过孔会造成差分线阻抗失调。如
果必须要通过放置过孔才能完成差分线的布线,那么应尽量使用小尺寸的过孔,并保持USB2.0差分线在一个信号层上。
8、保证差分线的线间距在走线过程中的一致性，使用Cadence绘图时可以用shove保证，但在使用Protel 绘图时要特别注意。如果在走线过程中差分线的间距发生改变，会造成差分线阻抗的不连续性。
9、在绘制差分线的过程中，使用45°弯角或圆弧弯角来代替90°弯角，并尽量在差分线周围的150mil
范围内不要走其他的信号线，特别是边沿比较陡峭的数字信号线更加要注意其走线不能影响USB差分线。
10、差分线要尽量等长，如果两根线长度相差较大时，可以绘制蛇行线增加短线长度。
2、在绘制USB电源线、信号地和保护地时，应注意以下几点：
1、USB插座的1、2、3、4 脚应在信号地的包围范围内，而不是在保护地的包围范围内。
2、USB差分信号线和其他信号线在走线的时候不应与保护地层出现交叠。
3、电源层和信号地层在覆铜的时候要注意不应与保护地层出现交叠。
4、电源层要比信号地层内缩20D，D 为电源层与信号地层之间的距离。
5、如果差分线所在层的信号地需要大面积覆铜，注意信号地与差分线之间要保证35mil以上的间距，以免覆铜后降低差分线的阻抗。
6、在其他信号层可以放置一些具有信号地属性的过孔，增加信号地的连接性，缩短信号电流回流路径。
7、在USB总线的电源线和PCB板的电源线上，可以加磁珠增加电源的抗干扰能力。
3、USB2.0其他信号的拓扑结构设计
USB2.O提供高达480Mbps的传输速率，因此芯片需要外接一个较高频率的晶振，例如Cypress公司的CY7C68013需要外接1个24MHz的晶振。晶振应尽量靠近USB芯片的时钟输入脚，时钟线不能跨越USB2.0的差分线，晶振下不要布置任何信号线，并且在时钟线周围应覆有完整的信号地，以降低时钟线对其他信号线的干扰，特别是对差分线的干扰。在绘制USB芯片与其他芯片相连的数据线时，应保证线间距不小于8mil。
按EMC、EMI原理和信号完整性要求设计的USB2.0设备PCB板，传输速率可以达到300Mbps以上。高速数字信号传输PCB板设计是一个比较复杂的领域，对设计人员的要求比较高，设计周期也比较长。
|
