|
日前的2020年度架构日上，Intel首次公开介绍了下一代低功耗移动酷睿平台Tiger Lake的详细架构设计，以及所用的10nm SuperFin新工艺，可以理解为10nm++版本。 HotChips 2020半导体大会上，Intel又一次公开讲解了Tiger Lake的架构设计，并第一次亮出了Tiger Lake的晶圆： 唯一可惜的，这次是线上会议，晶圆也只能通过视频欣赏一下，看不到近处细节，不能数一数一块晶圆能产出多少芯片，自然无法估算大致面积。 Tiger Lake架构、10nm SuperFin工艺的具体特点就不重复了，只看一张Tiger Lake架构的整体图： 其中，标注蓝色的部分是全新增加的，黄色是在Ice Lake基础上升级的，灰色部分则是和Ice Lake完全一致，而这部分是最少的，而且都是一些无关紧要的模块，进一步验证了Tiger Lake架构的变革之大。 新增部分：1.25MB每核心二级缓存、12MB三级缓存、Xe GPU核显、多媒体引擎、显示引擎、32GB LPDDR5-5400内存支持(后期升级)、IPU6图像处理单元、PCIe 4.0(移动平台第一次)、USB4、Thunderbolt 4。 升级部分：32GB LPDDR4X-4267内存、一致性缓存结构、显示输入输出、USB Type-C输出、高斯网络加速器GAN 2.0、电源管理、FIVR(全集成电压稳压器)、调试与时钟模块。 不变部分：64GB DDR4-3200内存、SGX、OPIO。 Intel中国官微也发布了中文版的Tiger Lake解析图，将它的重要升级分为了8大方向，具体如下： ·全新的Willow Cove CPU核心，基于10nm SuperFin工艺，之前Intel官方可是宣称它可以媲美友商7nm工艺的。 ·新的Xe图形架构，拥有高达96个EU单元，每瓦性能显著提高。 ·电源管理，一致性结构中的自主动态电压频率调整DVFS提高了FIVR全集成电压稳压器的效率。 ·结构及内存，一致性结构带宽增加2倍，内存带宽提升到86GB/s。 ·高斯网络加速器GNA 2.0专用IP，用于低功耗神经推理计算，减轻CPU处理器。 ·IO，CPU上集成PCIe 4.0、TB4及SB 4，用于低延迟、高带宽设备对内存的访问。 ·显示：高达64GB/s的同步传输带宽，支持多个高分辨率显示器 ·IPU6：多达6个传感器，具有4K30帧视频、27MP像素图像、最高4K90帧和42MP像素架构功能。 同样是在日前的2020年度架构日活动上，Intel公布了Xe GPU详细的架构设计，而在今早的HotChips 2020半导体芯片大会上，Intel又进一步做了公开讲解。 同时，Raja Koduri还公开展示了四芯片封装的Xe HP高性能版本，并首次亮出了它的背面封装设计，可以看到密密麻麻的电容等元器件，可以分为多达16个区域，每四个对应一颗芯片。 Xe HP高性能版本提供1 Tile、2 Tile、4 Tile三种规格，分别在内部封装一个、两个、四个芯片，外观呈正方形、长方形、正方形。 在此之前，Raja曾经展示过它们的正面设计，以及2 Tile版本的背面设计。 目前还不清楚Xe HP内部多芯片是如何封装连接的，估计会采用EMIB或者Co-EMIB，同时内部集成最新的HBM2e高带宽显存。 按照Intel给出的数据，1/2/4 Tile不同规格的Xe HP可以实现完美的性能提升，比如说FP32峰值浮点性能，2 Tile、4 Tile成绩正好是1 Tile的两倍、四倍。
Intel Xe显卡分为四大版本，都基于同样的底层架构，但针对不同的应用场景做分别优化： Xe LP：低功耗优化，Intel 10nm SuperFin工艺制造，单区块设计，可以集成在处理器内，比如说即将发布的Tiger Lake，也可以做成独立显卡，比如说针对移动内容创作的DG1、面向流传输的SG1，已经投产。 Xe HPG：近期新增的版本，独显游戏优化，外包制造，支持光线追踪、GDDR6显存，目前正在实验室中，具体产品未公布。 Xe HP：机器学习和媒体优化，Intel 10nm SuperFin增强版工艺制造，支持1/2/4 Tile，支持HBM2e显存，目前正在实验室中，具体产品未公布。 Xe HPC：高性能计算和机器学习优化，不同版本采用不同工艺，包括Intel 10nm SuperFin及增强版、下一代工艺(7nm)、外包共四种。1/2 Tile封装，HBM2e显存，Xe Link互连总线，Co-EMIB封装，已公布产品Ponte Vecchio，支持六颗芯片并行，目前正在设计中。
再看服务器端，首先从工艺说起。 10nm可以说是Intel制程工艺历史上最艰难的一段路程，最初规划的Cannon Lake无奈流产，已经发布的Ice Lake其实是第二代10nm+工艺了，但也仅限低功耗轻薄本平台，即便是加入SuperFin全新晶体管技术的第三代10nm++ Tiger Lake依然停留在低功耗领域。 桌面上的Intel 10nm至少要到明年底，而在服务器端，Ice Lake-SP将在今年下半年发布，和已推出的Cooper Lake同属于第三代可扩展至强。
HotChips 2020大会上，Intel首次公布了Ice Lake-SP的诸多架构细节。 Ice Lake-SP采用了和移动端Ice Lake-U/Y系列相同的第二代10nm+工艺，同样集成全新的Sunny Cove CPU架构，支持双路和单路，并针对数据中心负载应用做了弹性、平衡性优化，以提升吞吐能力和单核性能。
Ice Lake-SP采用升级的Mesh网格状架构设计，已公布的架构图上最多28个核心(56个线程)，和前两代产品一致，但是推测肯定还会有更多核心的版本，不然在AMD 64核心的霄龙之前根本扛不住。 另一方面，频率可以说是Intel 10nm工艺的致命伤，Ice Lake-U系列最高才能加速到4.1GHz，Ice Lake-SP能跑多高暂未披露，但肯定也不会太乐观，官方只是说IPC性能相比于第二代的Cascade Lake提升了大约13％。
同时，Ice Lake-SP支持的内存通道数从6个增至8个，继续支持DDR4内存、傲腾持久内存，输入输出则加入了原生PCIe 4.0，只是未透露具体多少通道。
指令集方面，Ice Lake-SP加入了第二个FMA-512单元，并新增支持AVX-512 VPMADD52、Vector-AES、Vector Carry-less Multiply、GFNI、SHA-NI、Vector POPCNT、Bit Shuffle、Vector BMI。 Intel声称，不同的新指令集可以带来少则1.5倍、多则8倍的性能提升。
对更多技术细节感兴趣的看幻灯片吧……
|
|
|
