日前，SoC互连IP的创新性供应商Arteris公司推出了一种半导体设计技术，在用不同供应商的IP设计出高速缓存一致性(Cache Coherent)高效率系统时，它提高了系统级芯片设计师的设计能力。Arteris利用这项新技术，推出了业界第一个分散式、异构高速缓存一致性(Cache Coherence)互连，帮助设计人员实现更高的频率，更低的功耗，高效率地生产有特色的系统级芯片，缩短产品进入市场的时间。这种系统级芯片跨越多个设计领域，如移动设备、高清晰度电视、企业级存储、汽车的先进驾驶辅助系统（ADAS）、微服务器和网络等市场。Craig Forrest  Arteris首席技术官
“Cache Coherency是一个机制，用于保证多个核里面的数据一致。有两种做法，一种是在软件里面处理，但功耗较大，因此硬件的方式越来越受欢迎。”Arteris首席技术官Craig Forrest解释，“Arteris的Ncore就是一个硬件实现的Cache一致性产品，在Ncore上可以挂多个核，包括一致性和非一致性的核，而Ncore能保证它们数据的一致性。”由于可以同时实施不同的cache一致性协议、高速缓存状态模型和缓存组织，NCore互连IP增强了SoC设计的可配置性。使用这种互连IP，可以设计出异构cache一致性的系统级芯片。Arteris硬件总设计师David Kruckemyer指出：“业界上的一致性总线通常用一个时钟一个电源管理，而Ncore可以实现每一个每一个接口用不同的时钟不同的电源管理，这样系统架构的设计师可以在设计时划分不同的电源管理，这对降低系统功耗非常有益。”NCore的优点 异构一致性端口(agent)—可以让设计人员同时使用不同的一致性协议、缓存状态模型和缓存组织，因而可以使用多家不同供应商和内部开发团队的一致性IP。分散式架构—改善布局设计和时序收敛，同时支持业界最灵活的时钟管理和电源管理。可配置Snoop Filter—根据系统中每个端口(agent)的特性，对多个Snoop Filter的组织、规模和关联性来进行配置。Proxy Cache—可以用传统的IP来实现整个系统的一致性。可扩展性 — 由于是使用元件实现的解决方案，可以灵活地扩展，以满足系统的要求。 比起目前系统级芯片（SoC）中常用的固定式和集中式高速缓存一致互连，它的可配置性更强。此外，Arteris的这项技术也能够提高非高速缓存一致性(Non cache coherent)端口(Agent)的效能。非高速缓存一致性端口透过使用Proxy Cache技术（也称为“I / O高速缓存”）可以访问高速缓存一致性的子系统，这使得包含非一致性IP在内的整个系统可以实现整体高速缓存一致性的好处。该技术的可配置程度很高，因而系统级芯片设计师可以自由决定一致性端口(Agent)和存储器界面（memory interface）端口的数量，可以配置Snoop Filter数量和大小，以及Proxy Cache和末级高速缓存的数量和大小。利用这种分散式硬件架构，有利于物理实现，并改善时序收敛，因为它更自然地与实际的Floor Plan的约束(constrain)做到一致。因为可以同时支持不同的高速缓存一致性(heterogeneous cache coherent)协议、高速缓存状态模型和高速缓存的组织，所以该技术可以建构异构多核高速缓存一致性系统。这些功能为设计人员带来了行业中最高程度的可配置性，对于提高系统级芯片的频率、降低延迟和功耗，是有利的，从而满足每个系统的独特需要。从2005年打包传输的NoC解决方案发展到异构多核高速缓存一致性的Ncore，Arteris在片上互联的领先优势明显。Arteris的客户从最开始的手机芯片领域扩展到汽车、物联网、相机及消费电子等越来越广泛的领域，而中国市场目前主要集中在智能手机、平板、数字电视等领域，代表有华为/Hisilicon、小米等。意识到其他领域越来越快的增长速度，Arteris 的设计团队积极推出更先进的产品适应不断扩大的市场，1.5版本的Ncore是NCore Cache 一致性互连IP解决方案的第三个版本，并且Arteris与ARM也有着良好的合作关系，旨在推动异构Cache一致性系统方面的创新。
|
