|
问：通过RISC-V如何赚钱？ Nikhil：我们围绕RISC-V内核开发系统，以帮助将这些内核推向市场。我们有很多开源内核，这些引起了很多关注，它不是在核心本身上赚钱。它在周边的事物上。 Ardizzone：我们是一家纯粹的处理器IP公司，要想在这一行赚钱，光靠我们自己是做不到的。我们需要RISC-V的成功。它需要被广泛采用，我们需要一个强大的第三方生态系统。因此，在半导体IP中，最大的细分市场是处理器IP。我们从事这项业务，我们的工作是走出去并获得一些市场份额，除非RISC-V获得成功，否则我们不会这么做。市场很广阔，因此我们只需要提供出色的产品，以区别于我们的客户并为其提供价值。 Levine：实际上，我们以几种不同的方式参与了RISC-V生态系统。一是我们生产安全的IP。我们的主要业务是销售安全IP ，这是制造芯片的公司的可编程信任基础。我们最新一代的产品使用了专门为安全性而开发的RISC-V处理器。RISC-V对我们来说确实是一个改变了游戏规则，因为它使我们可以控制体系结构和微体系结构，并执行增强安全性的操作，而如果使用第三方处理器IP，则无法做到。我们参与RISC-V的另一种方式是，有一些安全解决方案是与特定的处理器绑定的，我们生产的是可以与任何RISC-V cpu工作的安全IP。 问：RISC-V面临的最大的竞争是什么？是ARM还是MIPS，还是生态系统本身？ Wachs：我认为最大的竞争其实是很多公司都想自己来设计RISC-V CPU。这些公司读了RISC-V规范后，会觉得：设计RISC-V并不难，也很有趣了，然后就准备自己来做。不过，当做到大概三分之二的时候就开始意识到，原来并不是想想的这么简单。 Ardizzone：从我的角度来看，对我们来说最大的竞争显然是Arm。他们拥有大约80％的市场。因此，如果我们想成功并成长，就需要占据部分市场份额，这就是我们的使命。但是我们也有一些非常强大的竞争对手，随着他们的成长，它们将成为我们的主要竞争对手。 Levine：关于Wachs观点，我们确实开发了自己的RISC-V CPU，这并不容易，我们之所以这么做，只是因为我们有充分的理由这样做，因为我们拥有我们需要的安全功能。在微架构级别添加。如果不是这样，我们还是希望能从其他专门从事该技术并已经开发了IP的公司那里直接购买现成的IP。 Nikhil：短期内可能是Arm。我所说的短期指的是未来五年左右的时间。在一个典型的颠覆性场景中，现在发生的是你需要从底层来开始做起，然后你选择嵌入式的，小的设备控制器，而这些是Arm占主导地位的，这就是最初的竞争。但随着时间的推移，出现了像vector gues这样的公司——例如，从事高端处理器业务的世esperanto。 问：会不会由于RISC-V有太多参与者，而导致整个生态系统碎片化？ Nikhil：这个我不太担心。至少到目前为止，ISA已经受到RISC-V基金会的严格控制和管理。因此，虽然有很多参与者，但是RISC-V处理器的定义来自基金会，并且即将进行严格的测试，在您可以合法地将其称为RISC-V处理器之前必须通过这些测试才能使基金会确信您所构建的实际上是RISC-V。因此，从这个角度来看，我不太担心这方面的分歧。 Levine：我也不是很担心碎片化，过多的自我定制这意味着你一开始就放弃了使用RISC-V的所有优势。所以那些走自己的路的人很快就会陷入困境，并失去生态支持。这样做确实没有太多动机去这样做。 Nikhil：关于RISC-V ISA的一个非常独特的事情就是它在设计时就考虑到了这种问题。因此，它具有极高的模块化性，并且设计时具有预留的操作码空间，预留的机制以扩展到更大的指令长度等。因此，进行扩展的人员不会随意地添加东西。他们正在以某种结构进行操作，并以某种结构化方式进行拟合。这限制了碎片化。 问：一年前在RISC-VFoundation会议上，用户担心的一个问题是工具不存在，编译器不一致，安全性缺失。所有这些都可以解决吗？ Nikhil：是的。碎片问题主要是关于您在运行同一程序时是否执行相同的操作。在这一点上达成了普遍共识。软件自然会跟进。拥有统一的硬件基础的事实自然会将所有这些软件工作结合在一起，以与之保持一致。 Wachs：与行业提供商合作是我们的首要任务，而且我已经看到很多不同的公司了解RISC-V并对其提供支持。我们与调试工具公司Segger和Lauterbach合作，到处都有RISC-V 基金会成员。这是一个庞大的社区，所有软件工具开发人员都看到支持RISC-V对他们有利。 Ardizzone：的确如此，如果我们没有出色的工具，那将不会成功。因此，我们一直在考虑开发工具。不仅仅是硬件或实现。例如，关于C编译器的很多事情。我们对此进行了投资。我们雇用了很多人，他们专注于构建我们希望成为RISC-V的世界上最好的C编译器的工具，但是我们不能独自做到这一点。整个行业需要为不同的客户提供不同的选择。以LLVM为例。有些人想使用GNU编译器。因此，无论您喜欢什么，无论您的内部策略如何。我们需要全力支持。并且它们必须是一流的工具。现在有很多动力。在中国的RISC-V路演中，我们的投票率很高，许多第三方供应商来了并支持这一点。关于软件性能和工具的健壮性，人们有很多兴趣，也有很多问题。在过去两年中，我们作为一个行业取得了长足的进步。 Levine：我们看到了RISC-V真正的良性循环。随着ISA的采用越来越广泛，人们对工具的兴趣也越来越多，工具也越来越好。随着工具的改进和生态系统的扩展，人们越来越感兴趣。而且这个循环还在继续。势头很大，并将继续增长。 RISC-V 课程推荐  课程适用人群 Debug of RISC-V 处理器硬件设计工程师，系统调试及软件开发工程师 课程简介 Debug of RISC-V 本课程依据RISC-V的debug 规范文档，围绕常用的处理器调试方式的硬件设计展开。重点讲述RISC-V调试的系统结构及硬件组成，处理器调试功能中的常用的断点设置，单步执行的实现，以及调试软件控制和访问处理器以及系统硬件资源的实现方式。并介绍了RISC-V调试规范中关于security方面的考虑。 课程目标 Debug of RISC-V 通过本课程的学习，帮助处理器软硬件设计工程师了解RISC-V的调试方案，理解方案中常用调试方式的实现，从而进行硬件设计以及软件开发调试。
扫码查看课程详情（可试看） 课程二：Interrupt of RISC-V  适用对象 处理器及系统硬件设计工程师，软件工程师 课程简介 本课程依据RISC-V的中断架构规范，主要介绍RISC-V处理器支持的中断类型，处理器关于中断的控制及处理机制，software中断和Timer中断，以及平台级中断控制器（PLIC）的硬件结构，PLIC对于外部中断的使能、优先级控制及中断处理流程。 课程目标 通过本课程的学习，帮助处理器及系统软硬件设计工程师了解RISC-V的中断架构，从而对RISC-V系统中各种中断进行控制和处理。 课程内容 第一讲：RISC-V Core对中断的支持 以处理器Core对中断的支持为主，分别介绍中断定义和类型，中断的响应，中断使能控制，Core进入和退出中断的机制，最后介绍两种local中断源，即软件中断和Timer中断。 第二讲：RISC-V 平台级中断控制器 主要介绍RISCV的平台级中断控制器PLIC。内容包括PLIC的结构，PLIC的中断门户gateway，PLIC对中断的ID、使能及优先级的控制以及PLIC与Core交互处理中断的流程。 |
|
|
来自： 毕杰lb7q1kq7pr > 《待分类》
