|
背景:随着电子技术的发展，产品都在朝着小型化、高速化、低功耗化发展。这就导致了电子产品系统会越来越复杂，不管是信号完整性、电源完整性还是电磁兼容性都面临着非常大的挑战。 电子产品的接口以及芯片与芯片之间的传递的信号速率都已经达到了GHz以上，电源系统的核电压也降低到了1V以下，那么随之而来的是各种各样的信号完整性问题、电源完整性问题以及电磁兼容性问题。所以，不管是作为一名企业和公司的领导，还是作为一名电子工程师都需要有足够的分析和设计的平台作为支撑，才能把产品做好。 一、目的 更好的预防和解决电子产品的信号完整性、电源完整性和电磁兼容性问题。保证产品更好、更快、成本最低的投向市场。 二、实验室能力建设 根据产品的研发周期，高速实验室的建设分为两个阶段，分别是仿真设计阶段和产品测试验证阶段。对于一些体制比较完善的企业和公司，有一个新技术研究的阶段，本文主要按两个阶段进行。 不同的阶段解决的是不一样的问题，所需要的工具也不一样。在仿真设计阶段，主要需要的是仿真工具，在测试验证阶段需要的就是有源和无源的测试测量设备。 所以信号完整性分析平台主要包括下面几个部分：信号完整性仿真分析、高速互连高级测试分析、高速信号测试分析、系统级激励响应测试分析、系统级总线和系统测试分析等。 图1 信号完整性分析的不同阶段和平台组成 1、仿真设计阶段 解决信号完整性、电源完整性和电磁兼容性的问题的主要手段还是在设计之初就能解决好这些问题，而不是在测试验证阶段再查找问题的根源，所以仿真就必不可少。 仿真分为前仿真和后仿真，一般前仿真和后仿真是以PCB设计为节点，PCB设计之前进行的仿真就叫前仿真，前仿真也叫原理图仿真；PCB设计之后的仿真就叫后仿真。针对前仿真和后仿真，使用的工具也有异同。仿真也可以分为时域的仿真和频域的仿真，同样，针对不同的域，仿真的工具也有差异。以下是是德科技从芯片建模、仿真到测试的完整流程： 图2 是德科技高速数字电路设计流程 使用ADS/EMPro可以对原理图进行仿真，对电路匹配、电路的拓扑结构、传输线、连接器、线缆进行建模和仿真，并制定相应的设计规则输出给PCB设计工程师。 如下图3所示为时域的瞬态仿真，主要是对串扰的耦合长度进行仿真的评估，可以指导PCB设计工程师如何进行PCB的设计或者评估设计的是否满足信号完整性的要求：
图3 串扰仿真 如图4为频域的S参数仿真，用以评估传输线、连接器或者线缆是否满足系统或者规范的要求： 图4 S参数仿真 如图5所示为高速串行信号的时域通道眼图仿真： 图5 时域眼图仿真 如图6为ADS进行高速via仿真，可以直接获得via的S参数模型以及via的阻抗： 图6 via仿真和结果 下图7为在EMPro中对高速电路中的连接器进行3D电磁场仿真，获取连接器的S参数模型或者优化连接器与PCB之间设计。 图7 EMPro进行连接器仿真以及结果 使用ADS的SIPro/PIPro可以进行信号完整性、电源完整性和电热联合仿真的后仿真。下图8为设计完成后导入到ADS中的PCB文件： 图8 ADS中的PCB文件 在SIPro中可以提取信号网络的S参数并仿真其网络的阻抗，对无源通道进行评估。如下图9所示为SIPro中提取的S参数。 图9 S参数仿真 在PIPro中进行电源完整性的DC和AC仿真。如下图10A为电源完整性DC IRdrop的仿真结果，非常直观的表现了电源电压的损失。图10B为电源完整性AC PDN阻抗仿真的结果。
图10A 电源IR drop结果
图10B PDN阻抗结果 2 PCB和互连测试分析工具 仿真之后，要制作出实物，如 PCB、Connector、电缆等，由于制作工艺及综合设计等原因，可能会造成实物与期望的不符，所以，接下来要进行实物测试。 针对 PCB和互连测试分析，我们不但需要传统通短路的连通性测试，还需要针对信号完整性的特殊应用，比如基于 TDR/TDT（时域反射/时域传输）以及矢量网络分析仪（ VNA）进行阻抗和损耗等的物理层测试。如图11所示，为一台网络分析仪。基于矢量网络分析仪的阻抗和损耗测试系统由以下几个部分组成： l矢量网络分析仪：N5222A-400 l测试电缆：N4419AK20(x4) l电子校准件：N4433A-010 l物理层测试软件：N1930B-1FP/3FP/5FP
图 11 基于矢量网络分析仪的物理层测试系统 物理侧测试系统实现功能： l高速互连的时域分析：可以得出16个单端时域 /TDR参数；可以得出 16个混合模式 (或差分模式) 时域/TDR参数。 l高速互连的频域分析：可以得出16个单端频域 /S参数；可以得出 16个混合模式（或差分模式）频域 /S参数。 l支持校准引导和多种校准模式，如：ECAL、TRL，SOLT，AFR等。 l基于测量结果的眼图仿真：用户定义虚拟码型，进行眼图仿真。产生眼图后，可以用光标或自动进行参数测量，如：抖动，眼图张开，上升时间和下降时间等。也可以调用模板判断是否满足规范要求。 l支持频域 S参数模型和时域 RLGC模型提取，可以导到建模和仿真软件中，进行更精确的仿真分析。 如图12所示，物理层测试系统软件提供了对被测件的全面特性描述。
图12 物理层测试系统软件提供了对被测件的全面特性描述 通过物理层测试系统对实物进行测试，把测量数据与模型参数进行对比，通过不断改进，得到符合要求的器件或电路板。也可将物理层测试系统测得的结果作为一个模型来供仿真软件使用，它支持市场上多种主流仿真软件的导入，输出的数据格式包括Citifile， Touchstone等。
图 13 建模和仿真过程 3 高速信号测试分析工具 无源阶段的测试完成后，进入下一个研发阶段，将相应芯片等器件安装在电路板上，建立起可工作的系统之后，可采用实时示波器对实际的活的信号进行测试分析，包括波形参数测量，抖动测量，一致性测量等。若是针对大量的信号如高速并行总线需要同时测试，高速逻辑分析系统可对总线进行眼图扫描和分析，观察总线及每个通道的眼图质量。 高带宽实时采样数字示波器是用于在时域观察高速信号波形质量的必不可少的工具。是德科技公司推出的 DSAX96204Q带宽高达 63GHz，采样速率高达 160Gsa/s，特别适合与高速总线的测量（图14）。 示波器通常用来进行在线测量，也就是必须用到探头去探测。示波器的探头往往会构成被测电路的一部分，被测电路也会构成探头的一部分，设计不当，会引起信号严重失真，所以探头成为了示波器测量系统的瓶颈。是德科技公司不但提供了高带宽的示波器，通过进行深入的信号完整性分析，建立了合理的探头模型，研制出带宽可达30GHz的高带宽差分探头，保证了测试系统的最大带宽，忽略了探头对测量的确影响，也保护了用户的投资。 图 15所示为采用 50ohm电缆作为连结与用 30GHz 的高带宽有源探头作为连结测量同一高速信号的比较，可观察到用30GHz的高带宽有源探头作为连结能逼真地反映信号的原始形状。
图 14 DSAX96204Q高带宽实时示波器
图 15 带宽有源探头系统能够确保高速信号的真实性 DSAX96204Q同时配备一系列测试分析应用软件，如抖动分析，串行数据分析，通信/雷达信号分析软件等，图 16是一些软件界面。
图 16 DSAX96204Q配备的各种分析软件（抖动，眼图，通信/雷达） DSAX96204Q高带宽示波器系统的主要特点为： l最高采样速率达160GSa/s,带宽为63GHz的实时采样示波器； l特有的MegaZoom技术，存储深度可扩展至2Gpts，做到深存储，快速响应； l采用磷化铟半导体技术，保证高性能和测试可靠性和重复性； l抖动测量本底低至75fs，可精确测量信号的抖动； l曾获得EDN 大奖的具有多种探头连接方式（浏览型，焊接型，插座型，SMA 连接型）的InfiniiMax III系列高带宽有源探头，保证了最大的系统带宽，也保护了用户的投资； l易于使用的曾获业界大奖的基于Windows 7的用户界面软件； l针对高速总线的分析和一致性测试，提供了多种分析软件，包括：抖动噪声分析软件，串行数据分析软件，低速串行数据分析软件，PCIe4/3，SAS12G, 10Gbase-T, SATA, USB3.2, HDMI2.1, GBE 等多种一致性分析软件，同时还提供了各种串行总线的协议触发和译码功能； l针对通信和雷达信号的分析，可以把89601B直接安装在示波器内部，进行通信和雷达信号的矢量分析。 4 误码率和接收机测试分析工具 误码率分析仪（ BERT）是将已知的测试码型发送到被测系统，通过接收通道将系统输出的数据采集下来，并与参考数据进行实时比较，从而得出误码率显示。是德科技的误码仪是业界出现较早的并行误码率分析仪，它不但可以满足单通道的误码率测试需要，还可扩展至上百个通道，对复用/解复用器以及高速并行系统进行并行的误码率测试。
图17 抖动误码仪J-BERT 5 系统级总线测试分析工具 在高速并行总线的测试中，由于通道数的限制，数字示波器的二至四个通道难以胜任，传统的逻辑分析仪受限于只能进行单端信号测量且采样速率较慢，也无法满足新的测试需求。基于AXIe模块化架构的 U4154A逻辑分析系统不但可进行定时 /状态分析，还可进行模拟分析，观察总线信号的眼图。 逻辑分析仪的探头同样会构成被测电路的一部份，设计不当，会引起信号严重失真，成为逻辑分析测量系统的瓶颈。
图18 基于 AXIe的 U4154A模块化逻辑分析系统
图 19 逻辑分析仪的眼图扫描功能可快速扫描多通道眼图来分析信号完整性
图20 无插座型高带宽逻辑分析仪探头SoftTouch和 SoftTouch Pro 6 电源完整性测试分析工具（PDN测试） 高速数字电路电源完整性精确测量一直是个难题，以前大部分研发单位和公司并不进行这些电源完整性参数的测量。但是，随着数字信号速率的不断提升，电源完整性的测量成为关键测试项目之一。 电源完整性测试详细配置： lDSO90254A lE5061B(Opt: 005，3L5) 电源完整性测试仪器实现的测试功能： l直流-直流转换器环路增益（幅度和相位）测量 lPDN（电源分配网络）毫欧姆级阻抗测量 l滤波电容 /旁路电容 /磁珠等用于电源分配网络的器件的阻抗和参数测量
图 21 电源完整性测试工具 E5061B 7 其它测试工具 （1）50fs时钟抖动测量 超过 10Gbps的 SerDes对参考时钟的要求异常苛刻，要求参考时钟的抖动低于100fs，甚至达到 50fs的数量级。传统使用示波器的测试方法已经不能满足要求，因为示波器自身的抖动测量本底已经超过 100fs数量级。所以测量低于100fs抖动需要采用更高精度的仪器，信号源分析仪或相噪分析仪是一个非常好的选择。 E5052B信号源分析仪是测量晶振、PLL、时钟电路、相位噪声的常用仪器，内部采用独特的设计方法使得测量精度达到 50fs数量级。信号源分析仪采用相参接收机的方法降低仪器的本底噪声。信号进入仪器内部，分为两路，每路先用超低相噪本振进行混频，然后通过低通滤波器和放大器后用高精度ADC进行数据采集，采集后由 FPGA进行 FFT和相关运算处理，以去除仪器混频器 /放大器 /ADC等所带来的噪声。因为噪声是随机分布的，而信号是固定的，所以相关运算处理可以去除噪声，而且相关运算次数越多，测试精度越高，不过测试速度也会相应的变慢。 （2）功率谱/功率电平/串扰等测量 对于像 10Gbase-T这样的高速接口总线，功率谱 /功率电平测试是非常重要的测试项目，而因为示波器自身接收灵敏度和动态范围的限制，必须用更高精度的仪器来进行这些频域参数的测量。另外，对一些串扰和辐射的测量和定位也需要高接收灵敏度和大动态范围的仪器，所以频谱分析仪在高速数字领域的应用变得越来越广泛。频谱分析仪的频域指标比示波器高出几个数量级，可满足越来越多的高速数字系统，特别是20GHz以上数字系统的测量需要。 （3）PCB阻抗测试工具 现在测试 PCB阻抗的仪器主要有两种：基于采样示波器的时域反射计 TDR和基于网络分析仪的 ENA-TDR。 图22是典型的时域反射计 TDR，由采样示波器 86100D和 TDR模块 54754A组成，其典型的 TDR指标是：硬件上升时间 40ps，归一化的上升时间 <25ps（最低 16ps）。
图22 86100D采样示波器和54754A TDR测试模块 图23是现在比较流行的基于网络分析仪 E5071C的 ENA-TDR，由 2端口或 4端口 E5071C矢量网络分析仪和 TDR选件构成，其典型的 TDR指标是：上升时间 22ps。
图23 基于网络分析仪的ENA-TDR 测量PCB单端阻抗或差分阻抗，探头是必不可少的一部分。如果已经在被测PCB上设计了 SMA接头或测试夹具，可以用同轴电缆直接连接被测件测量。大多数情况都是裸 PCB或裸的测试条，这时需要用探头测量。常用的如图24所示的 N1021B差分 TDR探头可以用于传统的基于采样示波器86100D的 TDR仪器，也可以用于基于网络分析仪 E5071C的 ENA-TDR。N1021B的典型指标是：带宽 >18GHz，可变探针间距范围 0.5mm～2.54mm。
图24 N1021B差分 TDR探头 三、总结 建立一个信号完整性实验室的投资是比较大的，但是为了成功设计高速数字系统又是必须的，把上面描述的工具综合整理如下。表2为信号完整性实验室的仪器及功能描述： 表2 信号完整性实验室的仪器及功能
|
|
|
