3.6.4寄存器
一．寄存器
寄存器是存放二值代码的部件，构成寄存器的核心部件是触发器。一个触发器可储存1位二进值代码，n个触发器能储存n位二值代码，n个触发器可构成n位寄存器。
图34四位二进制寄存器
74LS175是用同步D锁存器组成的4位二进制寄存器。当CP＝1时，Q随D变化；当CP＝0时，Q端保存。
74LS175是用维持阻塞D触发器组成的4位寄存器。触发器的输出取决于CP上升沿的D端状态。即在CP上升沿作用下，D0~D3端数据并行存入寄存器，是清零端。
二、移位寄存器
功能：存储的代码能够在移位脉冲的作用下依次左移或右移。
应用：数据的串行—并行转换、数值运算以及数据处理等。
构成：各种主—从结构、边沿结构的触发器。以D触发器最方便。
移位寄存器具有数码寄存和移位两个功能，在移位脉冲的作用下，数码如向左移一位，则称为左移，反之称为右移。移位寄存器具有单向移位功能的称为单向移位寄存器，即可向左移也可向右移的称为双向移位寄存器。移位，将数码
从高位（D3）至低位（D0）送到DIN端，第一个脉冲后，。由于跟随数码D3后的数码D2，经第二个脉冲后，触发器FF0的状态移入触发器FF1，而FF0变为新的状态，即。依次类推，得到4位右向移位寄存器的状态。见表7。
表7图28的状态表
CP Q0 Q1 Q2 Q3 0 0 0 0 0 1 D3(1) 0 0 0 2 D2(1) D3(1) 0 0 3 D1(0) D2(1) D3(1) 0 4 D0(1) D1(0) D2(1) D3(1) 由表1可知，4个脉冲后，4个触发器的输出状态与输入数据相对应；8个脉冲后，数码从端全部移出寄存器。
【例11】分析图36D触发器组成的4位数据寄存器的逻辑功能。
图30
无论寄存器中原来的内容是什么，只要送数在控制时钟脉冲CP上升沿到来时，加在并行数据输入端的数据D0～D3，就立即被送入寄存器中，即有：Q3n+1Q2n+1Q1n+!Q0n+1=D3D2D1D0。
2.左移寄存器
下图用JK触发器组成的左向（由高位向低位）移位寄存器。
图37
表8
R为正脉冲清零端，各触发器CP连在一起做移位脉冲控制端，最高位触发器转换成D触发器，D端做串行数码输入端，其余各触发器也具有D触发器的功能，显然，经过4个CP后4位数据全部存人寄存器。上表是左移寄存器状态转换表。
3、双向移位寄存器
74LS194四位双向移位寄存器，具有左移、右移、并行数据输入、保持、清除功能。
1）从图38中74LS194的图形符号和引脚图分析。SRG4是4位移位寄存器符号，D0~D3并行数据输入端、DSL左移串行数据输入端、DSR右移串行数据输入端、SA（M0）和SB（M1）（即9脚和10脚）工作方式控制端分别接电平开关，置1或置0，CP时钟输入端接正向单次脉冲，清零端接负向单次脉冲，Q0~Q3输出端。
表9
图38
2）从试验结果（表1）74LS194的功能表分析。
R=1（即=0）输出脚15、14、13、12被复“0”，即清零。
=1时：
SASB=00，M=0，输出保持。
SASB=10，M=1，2脚被选中，CP上升沿时“1”右移输入。
SASB=01，M=2，7脚被选中，CP上升沿时“2”左移输入
SASB=11，M=3，脚3、4、5、6被选中，CP上升沿时数据并行输入。
因此，74LS194四位双向移位寄存器具有左移、右移、并行数据输入、保持、清除功能。
4．环形计数器
环形计数器74LS194构成的环形计数器的逻辑图和状态图如图39所示，当正脉冲起动信号START到来时，使S1S0=11，从而不论移位寄存器74LS194的原状态如何，在CP作用下总是执行置数操作使。当START由1变0后，S1S0=01，在CP作用下移位寄存器进行右移操作。在第四个CP到来之前，。这样在第四个CP到来时，由于，故在此CP作用下。可见该计数器共4个状态，为模4计数器。
图39环形计数器的逻辑图和状态图
4．扭形计数器
扭形计数器可增加有效计数状态，扩大计数器的模。
将图40所示的移位寄存器的74LS194的末级输出反相后，接到串行输入端，就构成了扭形计数器。如图41所示，从图41（b）所示的状态图可见，该电路有8个计数状态，为模8计数器。
将N位移位寄存器末级输出反相后，接到串行输入端，，可以组成模2N的扭形计数器。
图41
【例11】（2007）n位寄存器组成的环形移位移位计数器可以构成（）计数器。
A．n；
B．2n；
C．4n；
D．无法确定；
答案是A
解析：以4位环形移位移位计数器（右移）的规律是：n位移位寄存器可以计n个数，实现模n计数器，且状态为1的输出端的序号即代表收到的计数脉冲的个数。
【例12】一个移位计数器原来的状态是1000，经右移2位后其状态为（）
A．1110或0010；
B．1111或0010；
C．0000或0010；
D．0000或1111；
答案是A
解析：移位输入端可能是1，也可能是0.
【例13】一个四位串行数据，输入4位移位寄存器，时钟脉冲频率为1kHz，经过（）ms可以转换为4为并行数据输出。
A．8；
B．4；
C．2；
D．1；
答案是B
解析：了解4位移位寄存器的串行输入原理。时钟频率为1kHz，则时钟脉宽1ms，每一个脉冲移动一位，4ms后移动4位。
CP
|
|
