lvds匹配阻抗...

一、什么是阻抗？

在一般状态下，导体多少都存有阻止电流流动的作用，其阻止程度可用电阻表示，单位是欧姆。在交流电路中，除电阻外，还有还有电感和电容等器件，皆有阻碍电流流动的作用。通常将阻碍交流电流作用的部分总称为阻抗。

阻抗匹配是指信号源或者传输线跟负载之间达到一种适合的搭配。阻抗匹配主要有两点作用，调整负载功率和抑制信号反射。

当一束光从空气射向水中时会发生反射，这是因为光和水的光导特性不同。同样，当信号传输中如果传输线上发生特性阻抗突变也会发生反射。波长与频率成反比，低频信号的波长远远大于传输线的长度，因此一般不用考虑反射问题。高频领域，当信号的波长与传输线长出于相同量级时，反射的信号易与原信号混叠，影响信号质量。通过阻抗匹配可有效减少、消除高频信号反射。

二、阻抗匹配的方法？

阻抗匹配的方法主要有两个，一是改变阻抗力，二是调整传输线。

● 改变阻抗力就是通过电容、电感与负载串并联，来调整负载阻抗值，以达到源和负载阻抗之间的匹配。

● 调整传输线是加长源和负载间的距离，配合电容和电感把阻抗力调整为零。此时信号不会发生发射，能量都能被负载吸收。高速PCB布线中，一般把数字信号的走线阻抗设计为50欧姆。一般规定同轴电缆基带50欧姆，频带75欧姆，对绞线（差分）为85-100欧姆。

在PCB走线时：高频领域中，信号频率对PCB走线的阻抗值影响非常大。一般来说当数字信号边沿时间小于1ns或者模拟信号频率超过300M时就要考虑阻抗问题。

PCB走线阻抗主要来自寄生的电容、电阻、电感系数，主要因素有材料介电常数、线宽、线厚乃至焊盘的厚度等。PCB 阻抗的范围是25至120欧姆，USB、LVDS、HDMI、SATA等一般要做85-100欧姆阻抗控制。

三、什么是输入/输出阻抗？

输入阻抗：输入阻抗是指一个电路输入端的等效阻抗。在输入端上加上一个电压源U，测量输入端的电流I，则输入阻抗Rin就是U/I。你可以把输入端想象成一个电阻的两端，这个电阻的阻值，就是输入阻抗，它反映了对电流阻碍作用的大小。

输出阻抗：无论信号源或放大器还有电源，都有输出阻抗的问题。输出阻抗就是一个信号源的内阻。本来，对于一个理想的电压源（包括电源），内阻应该为0，或理想电流源的阻抗应当为无穷大。但现实中的电压源，则不能做到这一点。

我们常用一个理想电压源串联一个电阻r的方式来等效一个实际的电压源。这个跟理想电压源串联的电阻r，就是（信号源/放大器输出/电源）内阻了。当这个电压源给负载供电时，就会有电流 I 从这个负载上流过，并在这个电阻上产生 I×r 的电压降。这将导致电源输出电压的下降，从而限制了最大输出功率。同样的，一个理想的电流源，输出阻抗应该是无穷大，但实际的电路是不可能的。

假设负载电阻为R，电源电动势为U，内阻为r：

 

电阻R上的电流：

 

电阻R上的电压：

电阻R的功率为：

当R=r时，可取得最小值为0，这时负载电阻R上可获得最大输出功率。即，当负载电阻跟信号源内阻相等时，负载可获得最大输出功率，这就是我们常说的阻抗匹配之一。

当阻抗不匹配时，有哪些办法让它匹配呢？

第一，可以考虑使用变压器来做阻抗转换；

第二，可以考虑使用串联/并联电容或电感的办法，这在调试射频电路时常使用；

第三，可以考虑使用串联/并联电阻的办法。

一些驱动器的阻抗比较低，可以串联一个合适的电阻来跟传输线匹配，例如高速信号线，有时会串联一个几十欧的电阻。而一些接收器的输入阻抗则比较高，可以使用并联电阻的方法，来跟传输线匹配，例如，485总线接收器，常在数据线终端并联120欧的匹配电阻。(始端串联匹配，终端并联匹配)

当传输路径上阻抗不连续时，会有反射发生，阻抗匹配的作用就是通过端接元器件，时传输路线上的阻抗连续以去除传输链路上产生的反射。常见的阻抗匹配有如下几种：

一、串联端接方式 

靠近输出端的位置串联一个电阻，要达到匹配效果，串联电阻和驱动端输出阻抗的总和应等于传输线的特征阻抗Z0。

 

 

在通常的数字信号系统中，器件的输出阻抗通常是十几欧姆到二十几欧姆，

传输线的阻抗通常会控制在50Ω，所以始端匹配电阻常见为33Ω电阻。

当然要达到好的匹配效果，驱动端输出到串联电阻这一段的传输路径最好较短，短到可以忽略这一段传输线的影响。

串联电阻优缺点如下：

   （1）优点

           1、只需要一个电阻；

           2、没有多余的直流功耗；

           3、消除驱动端的二次反射；

           4、不受接收端负载变化的影响；

   （2）缺点

           1、接收端的一次发射依然存在；

           2、信号边沿会有一些变化；

           3、电阻要靠近驱动端放置，不适合双向 传输信号；

           4、在线上传输的电压是驱动电压的一半，不适合菊花链的多型负载结构。

二、并联端接方式 

并联端接又叫终端匹配，要达到阻抗匹配的要求，端接的电阻应该和传输线的特征阻抗Z0相等。

 

在通常的数字信号传输系统里，接收端的阻抗范围为几兆到十几兆，终端匹配电阻如果和传输线的特征阻抗相等，其和接收端阻抗并联后的阻抗大致还是在传输线的特征阻抗左右，那么终端的反射系数为0。不会产生反射，消除的是终端的一次反射。

并联端接优缺点

     （1）优点

     1、适用于多个负载

     2、只需要一个电阻并且阻值容易选取

     （2）缺点

     1、增加了直流功耗

     2、并联端接可以上拉到电源或者下拉到地，是的低电平升高或者高电平降低，减小噪声容限。

三、AC并联端接 

并联端接为消除直流功耗，可以采用如下所示的AC并联端接（AC终端匹配）。要达到匹配要求，端接的电阻应该和传输线的特征阻抗Z0相等。

 

AC并联端接优缺点描述如下：

（1）优点 

1、适用于多个负载

2、无直流功耗增加

（2）缺点 

1、需要两个器件

2、增加了终端的容性负载，增加了RC电路造成的延时

3、对周期性的信号有效（如时钟），不适合于非周期信号（如数据）

 

四、戴维南端接 

戴维南端接同终端匹配，如下图，要达到匹配要求，终端的电阻并联值要和传输线的特征阻抗Z0相等。

 

戴维南端接优缺点描述：

（1）优点 

1、适用于多个负载

2、很适用于SSTL/HSTL电平上拉或下拉输出阻抗很好平衡的情况。

（2）缺点 

1、直流功耗增加

2、需要两个器件

3、端接电阻上拉到电源或下拉到地，会使得低电平升高或高电平降低

4、电阻值较难选择，电阻值取值小会使低电平升高，高电平降低更加恶劣；电阻值取大有可能造成不能完全匹配，使反射增大，可以通过仿真来确定。

 

PCB走线中的阻抗匹配：

在进行PCB布线时，经常会发生这样的情况：走线通过某一区域时，由于该区域布线空间有限，不得不使用更细的线条，通过这一区域后，线条再恢复原来的宽度。走线宽度变化会引起阻抗变化，因此发生反射，对信号产生影响。

那么什么情况下可以忽略这一影响，又在什么情况下我们必须考虑它的影响？

有三个因素和这一影响有关：

1、阻抗变化的大小；

2、信号上升时间；

3、窄线条上信号的时延

 

 

 

 

 

24G/77G毫米波雷达高频PCB板材