 电磁干扰 (EMI) 与我们当今使用的每个电子设备都有关。如果您同时打开收音机和电视，您将体验到电视干扰无线电信号的嘈杂干扰，反之亦然。当我们登上飞机并被机组人员要求关闭电子设备时，我们也会遇到这种情况。这是为了避免移动和电子设备信号与飞机导航信号的干扰。由于消费电子产品的需求量很大，因此必须考虑 EMI 的影响。如果一个人走在人行道上用手机通话对其他人的音频设备造成干扰，那将是非常令人讨厌的。完全摆脱 EMI/EMC 是不可能的，但我们肯定可以策划我们的PCB 设计服务 使它们不易受到 EMI/EMC 影响。 电子系统由印刷电路板 (PCB)、集成芯片、互连和 I/O 电缆组成。在取决于互连长度和导体承载的电流的高频下，互连往往充当天线，导致 EMI。这些 EMI 辐射会干扰附近存在的其他设备。有限制排放水平的国际标准。因此，测量电磁辐射并控制这些辐射非常重要。 因此，任何带有电线/走线并在高频下运行的产品都有辐射无线电波的趋势。这就是为什么 EMI/EMC 研究和分析很重要的原因。您产品的辐射是否会干扰附近的其他设备？是否在既定标准之内？是否达到了IPC CISPR等相关EMI标准？在本文中，我们将介绍可以控制/避免 EMI 和 EMC 的 PCB 设计指南。 目录 1.什么是 PCB 中的 EMI 和 EMC？ 2.符合 EMC 的 PCB 设计 3.EMI 的来源是什么？ 4.降低 PCB 中 EMI 和 EMC 的设计指南 4.1. 走线间距和布局 4.2. 地平面 4.3. 屏蔽 4.4. PCB 层的排列 4.5. 隔离敏感组件 4.6. 去耦电容 4.7. 传输线设计的受控阻抗 5.在 PCB 设计中测试 EMI/EMC 6.符合 EMI/EMC 标准（CISPR、FCC 第 15 节） 1.PCB 中的 EMI 和 EMC 是什么？电磁兼容性 (EMC) 是电子系统在电磁环境中令人满意地运行而不会在附近的设备/系统中产生无法忍受的 EMI（电磁干扰）的能力。EMC 确保系统必须在定义的安全措施下按预期运行。 EMI 是一种电磁干扰，其中能量通过辐射/传导从一个电子设备传输到另一个电子设备，并破坏信号质量，导致故障。EMI 侧重于测试要求和相邻设备之间的干扰。它可以发生在任何频率范围内，比 DC 更重要。通常，它发生在50MHz以上。 阅读了解 PCB 中的信号完整性。 每当设备偏离定义的标准时，EMC/EMI 就会主导系统性能。因此，在 PCB 设计的初始阶段控制 EMI 至关重要。在后期生产阶段控制 EMI 在成本方面可能存在风险。对于 EMC 友好的电路板设计，您的主要关注点应该是元件选择、电路设计和PCB 布局设计。要上市，您的产品必须通过规定的 EMI/EMC 标准。 2.符合 EMC 的 PCB 设计将最佳 EMC 实践应用于 PCB 设计有助于以比更高集成级别的替代 EMC 措施低得多的速度实现符合 EMC 标准。什么时候可以称 PCB 设计符合 EMC 标准？嗯，EMC 兼容性取决于三个方面：
3.EMI 的来源是什么？ EMI 包括共模和差模辐射。 有两种类型的电磁辐射；传导和辐射发射。传导发射通过电源输入线和电缆进入系统。同时，辐射发射由于来自电力和通信线路、开关设备和静电放电的电磁波而发生。它从电子设备和连接线通过空气传播，以干扰其他电子系统。例如，干扰飞机电子设备的移动设备和笔记本电脑。通过引入连接在电源输入附近或连接器附近的线路滤波器，可以减轻传导干扰。另一种减少传导干扰的有效方法是使用铁氧体磁芯/铁氧体环。铁氧体磁芯利用铁氧体陶瓷中的高频电流耗散来构建高频噪声抑制装置。  使用铁氧体磁芯/铁氧体环可以减少传导干扰。 高频走线也可能产生电磁辐射。同样，由于去耦方法不佳，它们可以从电源层和接地层产生。这也会导致意外电流，例如共模 (CM) 和差模 (DM) 电流。  糟糕的去耦做法会导致意外的共模 (CM) 和差模 (DM) 电流。 你能回忆起以前上课的法拉第定律吗？法拉第定律指出线圈产生的磁场与线圈的面积和电流成正比。 E = di/dt∝线圈面积∝电流通过线圈 现在，首先变得至关重要的是，减少线圈/回路面积. 当该回路面积减小时，磁通量也将减小。现在，问题是，我们该怎么做？假设我们在顶层 PCB 层上有一条走线，我们可以通过在走线/信号正下方放置一个地平面来减少环路。因此，当我们这样做时，电流会通过跟随设备的走线并通过接地层返回。PCB 的厚度约为 3 密耳（一英寸的 3000 分之一），因此面积变得非常小。这就是将地平面放置在走线正下方以减少 EMI 的方式，因为它减少了要穿过的总面积。 第二件事是最小化电流变化率因为更高的电流会导致更多的排放。因此，如果降低电流，也可以降低 EMI。保持低上升时间，即使您的 PCB 以高频运行，也有助于降低 EMI。 避免阻抗不匹配：设计合理的系统始终具有匹配的从源到传输线和负载的阻抗。它提供了最大的功率传输并最大限度地减少了反射。传输线上的反射会增加谐波，从而增加辐射。不匹配的阻抗会导致数字信号中的振铃和过冲，从而导致更多的辐射。需要正确匹配的阻抗，因为它们可以减少设备的辐射发射。想更多地了解为什么阻抗控制/匹配至关重要？请阅读为什么受控阻抗真的很重要. 4.降低 PCB 中 EMI 和 EMC 的设计指南如何设计低电磁干扰或绝对零电磁干扰的电路板？嗯，这不是不可能的。以下设计实践将确保您不会创建会发射电磁能量的天线。这些做法将减少可能增加不需要的电磁辐射的潜在信号返回路径的长度和面积。多层堆叠将发挥关键作用，尤其是在高功率和数字应用中。从组件到处理器的信号走线应该正确布线，以避免任何返回路径，这可能导致共模信号生成。 使用表面贴装器件代替引线器件将进一步减少 EMI/EMC 问题。与射频能量相比，表面贴装技术提供了更低的电感。此外，由于组件放置更近，SMD 可提供更高的密度。这在两层或四层电路板中尤为关键。然而，PCB 设计日益复杂，会产生更多与线间距或走线间距相关的问题。SMD 的密集物理尺寸将提供更有效的噪声控制。在本文中收集有关表面贴装器件的更多信息，表面贴装技术（SMT）的优缺点。 具有较高电感的引线组件将产生超过 100MHz 的谐振频率。因此，不建议采用大量通孔元件，因为它们会产生过大的噪音。PCB设计没有硬性规定。某些设计规则适用于某种类型的电路板，但不适用于其他类型的电路板。尽管如此，还是有一些通用设计规则，适用于所有电路板类型。 4.1.走线间距和布局走线是将电流从驱动器传送到 PCB 上的接收器的导电路径。当这些迹线遇到任何弯曲或交叉时，它们就形成了一个完全辐射的天线。一些常见的走线设计规则是： 1 走线分离：所有信号（时钟、视频、音频、复位等）必须与其他走线分开。一般规则是走线之间的间隔应该是 3W，其中“W”是走线的宽度。这种做法有助于减少同一 PCB 层上相邻走线之间的串扰和耦合。差分走线是此规则的一个例外。请阅读如何避免HDI基板中的串扰.  PCB 层上的走线分离 注意：图像不符合比例 2 避免直角，采用45°转弯：当走线遇到90°弯曲时，电容增加，导致特性阻抗值发生变化，从而导致反射。可以通过将急弯替换为 45° 转弯来避免这种情况。  用 45° 转弯代替急弯可以避免反射。 3 紧密布线差分走线：它增加了耦合系数并使噪声保持在共模状态。例如，让我们假设两条电线彼此靠近放置。任何干扰这两条走线的外部噪声都会在两条走线上增加相同数量的干扰。如果走线 1 为 1 V，走线 2 为 1.5 V，则差值为 0.5 V。假设两条走线上的外部噪声相同，例如 0.1 V。因此，走线 1 将变为 1.1 V，走线 2 将变成 1.6 V。当你计算差异时，它仍然是 0.5 V。所以，噪音实际上会抵消。这就是为什么高速信号优选作为差分对路由的原因。需要更多关于高速 PCB 布线的见解？请阅读11 种最佳高速 PCB 布线实践. 4 像专业人士一样使用过孔：过孔在多层 PCB 中用于信号走线。一个优秀的设计师必须知道每个过孔都有其电容和电感效应。因此，应尽可能避免过孔，关键走线应在同一层上布线。由于寄生电容和过孔中的电感，过孔和走线之间存在阻抗不匹配，这会产生反射. 当无法避免过孔时，应确保接地过孔靠近信号过孔放置。这将确保信号以连接的接地为参考，并减少特性阻抗值的变化，从而减少反射。在差分对中，当无法避免过孔时，应在两条走线上放置相同数量的过孔。 提示：避免差分走线中的过孔。如果必须，则使用由两个过孔共用的反焊盘以最小化寄生电容。 5 避免敏感和高频走线中出现Stubs（短截线）：短截线会产生反射，并有可能在电路中增加分数波长天线。要了解via Stubs是如何添加到反射的，请查看这篇关于via Stubs及其效果的文章。 6 对时钟线使用保护和分流走线：在时钟电路中，去耦电容对于抑制沿电源轨传播的噪声非常重要。保护和分流走线用于保护时钟线免受 EMI 源的影响，否则，此类时钟信号将在电路的其他地方产生问题。  保护和分流走线用于保护时钟线免受 EMI 源的影响。 4.2. 地平面在 PCB 设计过程中，低电感值的接地是缓解 EMC 问题的关键因素。增加电路板上的接地面积会降低系统中的接地电感，从而降低电磁辐射和串扰。当我们需要将信号接地时，有几种方法可用，但哪种方法最好？在跳到最佳设计方法之前，让我们讨论一下什么是完全不可接受的？切勿随意将电路板组件连接到接地点。那么，推荐的设计方法是什么？ 1 使用全地平面和地网：使用整个接地层，因为当信号从负载返回源时，它提供最小的电感值。 在两层 PCB 中，设计人员使用接地网格，其中接地网格的电感取决于网格之间的距离。  两层 PCB 的接地网 2 避免长返回路径：根据法拉第定律，信号如何通过系统接地返回完全不同。当信号经过更长的路径时，它会形成一个接地回路，形成一个辐射天线。较短的返回路径具有较低的阻抗，从而提供更好的 EMC 性能。长返回路径会导致更大的相互耦合，从而导致串扰。因此，返回路径尽可能短，环路面积尽可能小。应精确处理当前的返回路径。要了解有关此阅读的更多信息如何处理电流返回路径以获得更好的信号完整性.  较短的返回路径具有较低的阻抗，从而提供更好的 EMC 性能。 建议将设备地直接连接到地平面。这将减少接地回路。  始终将设备地直接连接到地平面。 3 使用法拉第笼/保护环隔离嘈杂环境：通过在 PCB 边缘添加接地来创建法拉第笼。目的不是将任何信号路由到此边界之外。该技术将发射/干扰限制在定义的范围内。  法拉第笼限制了定义区域内的发射/干扰。 4 将高速电路靠近地面，将低速电路靠近电源层。 5 始终将覆铜区域接地：浮铜区应始终接地。否则，它可能充当天线，导致 EMC 问题。 6 检查多电源要求：当一个电路需要多个电源时，最好用地平面将它们隔开。但在单层 PCB 中无法实现多地平面。这个问题可以通过为一个与其他电源分开的电源运行电源和接地来解决。它还可以避免从一个电源到另一个电源的噪声耦合。 7 小心裂孔：电源和接地平面中的长孔和宽通孔的分离孔会产生不均匀的区域。这种不均匀性增加了电源层和接地层的阻抗。 4.3. 屏蔽屏蔽是一种机械技术，它使用导电/磁性（或两者）材料来防止系统中的 EMI。机械屏蔽是一个与地面相连的封闭导电容器，它通过吸收和反射部分辐射来有效减小环形天线的尺寸。根据需要，它可以用于覆盖整个系统或其中的一部分。EMI/EMC 屏蔽可保护信号传输免受外部噪声的影响并防止信息丢失。 EMI/EMC 屏蔽可保护信号免受外部噪声的影响。 电缆屏蔽：传输模拟和数字信号的电缆会产生严重的 EMI 问题。它们的寄生电容和电感因素对此负责。可以通过屏蔽这些电缆并将它们前后接地来防止 EMI。 要了解屏蔽柔性板的最有效方法，查看柔性 PCB 的最佳 EMI 和 RF 屏蔽方法。 4.4.PCB层的叠层PCB 的 EMC 性能还取决于其层的排列。如果是两层或两层以上的板，则应使用整层作为地平面。对于四层板，地层以下的一层应该作为电源层。四层板的首选叠层是信号1、地、电源和信号2。阻抗匹配的走线应尽可能在信号1上。 1如果使用两层板，并且根本不可能使用整层接地，则应仅使用接地网。 2如果不使用单独的电源层，则接地走线应与电源走线平行，以保持电源清洁。 3当超过四层时，建议使用PCB层的排列方式，如信号层→地/电源层→信号层→地/电源层→信号层→地/电源层→信号层. 即使用交替的信号层和接地层。并且，层数应该是偶数。永远不要分割地平面并始终保持连续性。 PCB 的 EMC 性能还取决于其层的排列。 4.5. 隔离敏感组件对于 EMC 友好的设计，PCB 组件需要根据它们运行的信号进行分组，例如模拟、数字、电源、低速、高速信号等。每个组件组的信号轨道应留在其定义的区域内。每当信号必须从一个子系统流到另一个子系统时，最好使用滤波器。 PCB 组件需要根据它们操作的信号进行分组。 4.6.去耦电容当 IC 工作时，它们以高频开关电流，这会导致连接到 IC 的电源轨/走线中的开关噪声。如果不加以控制，这种噪声将导致辐射发射，从而导致 EMI。降低电源轨噪声的方法是将去耦电容放置在靠近 IC 电源引脚的位置。并且，将电容器直接接地到接地层。使用电源平面代替电源走线也将降低电源噪声。 通过将去耦电容器靠近 IC 电源引脚放置，可以降低电源轨噪声。 4.7. 传输线设计的可控阻抗当电路以高速运行时，源和目标之间的阻抗匹配变得至关重要。如果阻抗匹配和控制不当，则会引起信号反射和高频振铃。由于振铃和反射而产生的多余射频能量会辐射/耦合到电路的其他部分，从而产生 EMI 问题。信号终止策略有助于减少这些不良影响。端接不仅通过以下方式减轻信号反射和振铃受控阻抗测量但也可以减慢信号的快速上升沿和下降沿。走线的阻抗还取决于电路板上使用的材料。 适当的终止策略有助于减少振铃。 5.在 PCB 设计中测试 EMI/EMC电子系统中的电磁辐射是通过实施各种建模技术来测量的。计算机模拟通常被认为是 EMC 分析的基本方法。计算机模拟是通过积分技术进行的，以获得对基本参数的准确测量。遵循以下几个步骤来测试电子系统中的电磁辐射：
关注并私信：PCB 设计师的信号完整性，免费领取英文版资料。 6.符合 EMI/EMC 标准（CISPR、FCC 第 15 节）EMC/EMI 标准的目标是保持协同定位的电气和电子系统之间的兼容性，以实现无故障运行。CISPR 标准适用于所有产品、系统和装置。它们是根据联邦通信委员会 (FCC) 第 15 节和欧洲国际无线电干扰特别委员会 (CISPR) 规定引入的。 这些标准定义了传导和辐射发射的允许限值，并将它们分为住宅、商业、轻工业和工业环境. 为了满足 EMC 要求，必须对设备进行传导和辐射发射以及传导和辐射敏感性测试。下面给出的图表显示了其中一项测试的示例。此图有限制，排放水平应在图中提到的值范围内。 EMI/EMC 辐射应符合 FCC CISPR 标准。图片来源：Maxim Integrated 电子电路由以预定义方式排列的多个电子元件组成。如果安排不当，则可能会导致各种 EMI/EMC 问题。任何组件的 PCB 设计对其 EMC 性能和产生的 EMI 量都有重大影响。在设计电路板时，您需要注意每个组件的 EMI/EMC 效应。良好的 EMC 性能只能通过良好的设计实践来实现，设计人员必须消除干扰源或保护电路免受其不利影响。最终，目标是保持电路板的预期功能以获得更好的 EMC。 任何电子电路的电磁兼容性都与电磁噪声的产生、传播和接收有关。电磁噪声在任何电路板设计中都不是受欢迎的特征。我们特别注意确保信号在走线、过孔甚至 PCB 一致运行时不会相互干扰。具有精确设计的 EMC 改进不会增加最终产品的额外成本，这就是为什么在初始生产阶段建议这样做的原因。 |
|
|
