随着智能手机的普及,拍照/摄像已经成为我们日常生活中不可或缺的一部分,而CMOS图像传感器(英文简称:CIS)作为一种固态成像器件,其特性和性能的持续改进,极大地促进了图像输入设备的发展。CMOS图像传感器的应用已经扩展到安防和网络摄像头、工厂自动化机器视觉、辅助驾驶和自动驾驶等领域。 图1 前照式(FSI)CMOS图像传感器和背照式(BSI)CMOS图像传感器横截面对比图。背照式结构可避免金属走线、晶体管的影响,从而增加感光像素的进光量,同时也能抑制光入射角度变化导致感光度下降的问题。即使面对夜景等昏暗场所,也能拍摄流畅、高画质的影像。
图2 背照式结构推动了堆叠式CMOS图像传感器,第一代堆叠式CMOS图像传感器使用TSV工艺将传感器芯片连接到逻辑芯片。 图3 利用Cu-Cu连接替代TSV,Cu-Cu连接是感光像素芯片与逻辑电路芯片通过在各堆叠面上构建的Cu焊盘直接连接的方式。这种连接方式无需穿透感光像素芯片,也不需要专门的连接区域,因此,可以实现CMOS图像传感器的进一步小型化和生产效率的提升。
图4 列并行ADC转换技术
图5 传感器和逻辑处理优化之间的权衡。对于感光像素,3到4层金属互连就足够了,但是对于高度集成的ADC,需要近10层金属互连。CMOS图像传感器堆叠式结构的优势之一,就是它消除了工艺选择中的这种权衡,并可以对每种功能采用最佳工艺。
图6 右图展示了Chip-on-Chip(CoC)堆叠工艺和Wafer-on-Wafer(WoW)堆叠工艺之间的对比。主流的堆叠结构,主要是智能手机应用的CMOS图像传感器,采用WoW工艺,具有生产效率高的优势,但传感器芯片的尺寸和逻辑芯片必须相同。另一方面,CoC堆叠结构中逻辑芯片的尺寸可以小于光学尺寸较大的图像传感器,此外,CoC堆叠结构既可用于前照式,也可用于背照式。左图展示了外围电路占位面积与光学尺寸的关系与最优堆叠工艺的选择。对于WoW工艺,当外围电路尺寸与像素芯片尺寸相同时,达到最佳的面积效率。另一方面,当外围电路尺寸与像素芯片尺寸相比足够小时,CoC工艺比WoW工艺更具成本优势。 图7 展示了一款采用WoW工艺的35 mm全画幅堆叠式CMOS图像传感器
图8 随着堆叠技术的进一步发展,左图展示了一种3层堆叠式CMOS图像传感器,上层为背照式CMOS图像传感器,中层为DRAM,下层为逻辑外围电路。DRAM用作具有高传输带宽的帧存储器和图像数据的临时缓存器。如右图所示,每一层通过TSV连接,像素输出信号通过像素阵列外围区域中的两级TSV连接到逻辑电路。将数字转换后的图像数据从下层的逻辑电路传输到芯片中间层的DRAM芯片进行存储。对于智能手机中的视频录制,可以加速像素读出扫描,从而减少拍摄运动物体时的失真,并以高帧速率实现慢动作拍摄。 2、像素并行架构的实际应用 图9 像素并行架构成为现实。CMOS图像传感器的堆叠结构已经从TSV连接演变为Cu-Cu连接,Cu-Cu连接的间距减小使得以接近像素大小的间隔进行连接成为可能。此前,从像素阵列逐行扫描的模拟信号,由布置在像素阵列下方的ADC转换为数字信号,现在,由于Cu-Cu连接的间距减小,使得直接连接像素区域下方逻辑芯片的像素并行电路架构成为可能。
图10 左图展示了像素并行ADC图像传感器的配置。只有位于片上透镜和滤色片正下方的光电二极管以及电荷转移和电压转换所需要的晶体管集成在传感器芯片上,它们通过“Cu-Cu连接”连到布置在像素正下方逻辑芯片上的ADC。右图展示了一款146万像素并行ADC图像传感器示例。其中具有6.9 µm间距的所有像素通过两个“Cu-Cu连接”连到光电二极管正下方的逻辑芯片,并且所有像素由集成在6.9 µm x 6.9 µm区域上的ADC同时进行数字转换。由于所有像素可以同时被数字转换,因此获得全局快门的功能,其中所有像素的曝光周期相同。即使是高速移动的物体,相机也能捕捉到没有任何失真的瞬间,而传统的卷帘式快门会使物体成像失真。
图11 左图展示了一款光子计数像素电路示例,通过数字计数器对脉冲计数,可以获得到达的光子数。右图展示了一款采用Cu-Cu连接的光子计数成像传感器配置,在SPAD像素阵列正下方为数字计数器。 图12 展示了光子计数高动态范围(HDR)成像的工作原理。左图:在传统标准CMOS图像传感器多曝光HDR中,HDR图像由长曝光组合而成,以在昏暗区域获得足够的信号,而在光亮区域采用短曝光以避免饱和。由于每次曝光的曝光周期不同,因此,当成像物体移动时,伪影不可避免。右图:光子计数图像传感器,则是立即并行进行数字转换,即便面对运动物体,HDR也不会出现伪影。
图13 基于SPAD的直接飞行时间(dToF)距离测量原理 图14 Cu-Cu连接堆叠架构加持下的SPAD测距传感器结构趋势
基于事件的视觉传感器 图15 基于事件的像素电路配置图和光电流响应特性 图16 由于EVS需要复杂的像素电路,因此采用Cu-Cu连接的像素电路堆叠对于实现高分辨率至关重要,目前已经实现了小于5 µm的像素尺寸。上图下方展示了PROPHESEE基于事件的视觉传感器拍摄的夜间车辆行驶场景。 3、智能视觉传感器 图17 图像传感器结合人工智能(AI)赋能更多智能应用
图18 云AI vs. 边缘AI 云AI可以提供高精度且稳定的服务,通过使用大数据提供强大的学习和计算能力。相比之下,终端上的边缘AI则在学习和计算能力方面受到限制。不过,终端上的边缘AI也有其优势,例如节省通信带宽,提供低延迟的响应,降低隐私风险,以及更低的成本。 图19 展示了智能视觉传感器概念,为图像传感器匹配了AI信号处理器,从而无需在图像传感器外部另外布置高性能处理器或存储器,使得利用边缘AI构建低功耗、低成本的智能视觉系统成为可能。
图20 集成AI信号处理器的1200万像素智能视觉传感器,支持多种格式输出,包括不输出图像信息而输出识别结果的元数据(属于成像数据的语义信息),可以显著降低系统数据量。此外,它还无需原始图像输出,从而降低了隐私风险。
图21 CMOS图像传感器3D堆叠技术和架构的演进及未来趋势。为了更优化、更高效地集成光电二极管、像素电路、ADC、数字处理器和存储器等功能模块,需要能够进一步实现多层化、区块化的多层堆叠技术。 |
|