|
SC3823( 即AD7822)为高速、单通道、微处理器兼容型、8 位模数转换器（ADC），最大吞吐量为 2MSPS。三款器件都内置一个 2.5V（2%容差）片内基准电压源、一个采样保持放大器、一个 8 位半快速型（half-flash）ADC 和一个高速并行接口，可采用 3V±10%和 5V±10%单电源供电。SC3823 将转换启动与关断功能结合在一个引脚上，即 CONVST 引脚，这样便可实现在一次转换结束时自动关断的独特省电模式。当转换结束，即 EOC（转换结束）信号变为高电平后，会对 CONVST 引脚上的逻辑电平进行采样。如果它在该点为逻辑低电平，则 ADC 关断。SC3823 还具有单独的关断引脚。利用该并行接口，可方便地与微处理器和 DSP 进行接口。这些器件仅使用地址解码逻辑，因此很容易实现到微处理器地址空间的映射。利用 EOC 脉冲，这些 ADC 可以分别独立工作。SC3823 采用 20 引脚超薄紧缩小型封装（TSSOP）。利用该并行接口，可方便地与微处理器和 DSP 进行接口。这些器件仅使用地址解码逻辑，因此很容易实现到微处理器地址空间的映射。利用 EOC脉冲，这些 ADC 可以分别独立工作。SC3823 采用 20 引脚超薄紧缩小型封装（TSSOP）。 主要性能 8 位半快速型（half-flash）ADC 单端模拟输入通道，并提供输入偏移调节 片内采样保持 提供最高 10MHz 输入频率时的信噪比性 能 转换结束时自动关断 片内基准电压源（2.5 V） 工作电压范围较宽： 3V±10%和 5V±10% 输入范围： 0V 至 2Vp-p，VDD=3V±10% 0V 至 2.5Vp-p，VDD=5V±10% 灵活的并行接口，利用 EOC 脉冲可独立 工作 应用场合 数据采集系统、DSP 前端 磁盘驱动器 移动通信系统、子采样应用 功能模块示意图 典型应用电路 模拟输入网络 SC3823 只有一个输入通道, 输入通道的输入量程为 2.5V 或 2.0V ，具体取决于电源电压 （VDD）。该输入范围由片上 VDD 探测器电路自动设置。当 VDD 超过 4.1V 时，检测到 ADC 的 5V 工作，当 VDD 降至 3.8V 以下时，检测到 3V 的工作。该电路还具有一定程度的故障抑制能力； 例如，5.5V 到 2.7V 到 60ns 宽的故障不会使 VDD 检测器跳闸。 VMID 引脚用于在 AGND 到 VDD 范围内的任何地方使输入范围居中。如果 VMID 没有输入 电压，默认输入范围是 AGND 到 2.0V（VDD=3V±10%），也就是说，以 1.0V 为中心；或者 AGND 到 2.5V（VDD=5V±10%），也就是说，大约是 1.25V。使用默认输入范围时，VMID 引脚 可以不连接，或者在某些情况下，可以用 0.1μF 电容器将其解耦到 AGND。如果应用外部 VMID， 则模拟输入范围是从 VMID−1.0V 到 VMID+1.0V （ VDD=3V±10% ），或从 VMID−1.25V 到 VMID+1.25V（VDD=5V±10%）。 可以应用的 VMID 值的范围取决于 VDD 的值。对于 VDD=3V±10%，当 VDD=5V±10%时， 可应用于 VMID 的值范围为 1.0V 到 VDD−1.0V，以及从 1.25V 到 VDD−1.25V。表 5 显示了 VMID 的相关范围和 VDD 的各种值的输入范围。 VMID 可用于消除系统中的偏移，将偏移应用于 VMID 引脚，或通过将 VMID 应用于 VIN 之 前的电平转换电路来调节双极信号。当 VMID 由外部电源驱动时，该电源可直接连接到电平转换 电路（见图 10）。但是，如果内部 VMID（即默认值）用作输出，则在将其应用于电平转换电路 之前，必须对其进行缓冲，因为 VMID 引脚的阻抗约为 6KΩ（见图 11）。 |
|
|
