|
|
| PAL和 GAL |
|
|
|
|
7.4PAL、GAL原理与应用本章小结复杂的可编程逻辑器件（CPLD）现场可编程门阵列（FPGA）FPGA的基本结构：
可编程逻辑模块CLB输入／输出模块IOB互连资源IR⑴可编程逻辑模块CLB结
构形式：①查找表结构②多路开关结构③多级与非门结构。电路组成：逻辑函
数发生器触发器数据选择器信号变换⑵可编程输入／输出模块(IOB)IOB主要完成芯片内部逻辑
与外部封装脚的接口，它通常排列在芯片的四周；提供了器件引脚和内部逻辑阵列的接口电路。每一个IOB控制一个引脚(除电源线和地线引脚外
)，将它们可定义为输入、输出或者双向传输信号端。⑶可编程互连资源(IR)包括各种长度的连线线段和一
些可编程连接开关。连线通路的数量与器件内部阵列的规模有关，阵列规模越大，连线数量越多。互连线按
相对长度分为单线、双线和长线三种。第十五章可编程器件数字电路基础部电子技术教研室一、可编程阵列逻辑器件PA
LPAL采用双极型熔丝工艺，工作速度较高。PAL的结构是与阵列可编程和或阵列固定，这种结构为大多数逻辑函数提供了较高级的
性能，为PLD进一步的发展奠定了基础。1、PAL的基本结构PAL器件的输入、输出结构以及输入、输出的数目是由集成电路制
造商根据实际设计情况大致估计确定。PAL器件的型号很多，它的典型输出结构通常有四种，其余的结构是在这四种结构基础上变形而来。专用
输出基本门阵列结构一个输入四个乘积项且通过或非门低电平输出如输出采用或门，为高电平有效PAL器件。
若采用互补输出的或门，为互补输出器件。输入信号四个整积项PAL的输出结构①专用输出结构。输出端只能输出
信号，不能兼作输入。只能实现组合逻辑函数。目前常用的产品有PAL10H8、PAL10L8等。2.可编程I/O输出结构可编程
I/O结构如下图所示。8个乘积项两个输入，一个来自外部I，另一来自反馈I/O当最上面的乘积项为高电平时，三态门开通，I/O
可作为输出或反馈；乘积项为低电平时，三态门关断，是输入。②可编程I/O结构。输出端有一个三态缓冲器，三态门受
一个乘积项的控制。当三态门禁止，输出呈高阻状态时，I/O引脚作输入用；当三态门被选通时，I/O
引脚作输出用。3.寄存器型输出结构：也称作时序结构，如下图所示。8个乘积项或门的输出通过D触发器，在CP的上升沿时到达输
出。触发器的Q端可以通过三态缓冲器送到输出引脚触发器的反相端反馈回与阵列，作为输入信号参与更复杂的时序逻辑运算CP和
使能是PAL的公共端③寄存器输出结构。输出端有一个D触发器，在使能端的作用下，触发器的输出信号经三态门缓冲输出
。能记忆原来的状态，从而实现时序逻辑功能。4.带异或门的寄存器型输出结构：增加了一个异或门把乘积项分割成两个和项两个和
项在触发器的输入端异或之后，在时钟上升沿到来时存入触发器内如由8个寄存器型输出结构组成的PAL器件命名为PAL
16R8，由8个可编程I/O结构组成的PAL器件则命名为PAL16L8。④异或—寄存器型输出结构。
输出部分有两个或门，它们的输出经异或门后再经D触发器和三态缓冲器输出，这种结构便于对与或逻辑阵列输出的函数求反，还可以实现对
寄存器状态进行维持操作，适用于实现计数器及状态。（A⊕0=A，A⊕1=A）PAL的命名PAL共有21种，通
过不同的命名可以区别。PAL的优点：①提高了功能密度，节省了空间。通常一片PAL可以代替4～12片SS
I或2～4片MSI。同时，虽然PAL只有20多种型号，但可以代替90％的通用器件，因而进行系统设计时，可以大大减少器件的种类。
②提高了设计的灵活性，且编程和使用都比较方便。③有上电复位功能和加密功能，可以防止非法复制。（
二）PAL16L8的使用应用PAL16L8设计组合逻辑电路，主要步骤是将输出和激励写成最简与或表达式，然后确定P
AL16L8的引脚和编程。目前能够支持PAL的编程软件已相当成熟，芯片应用也很普及，但是由于其集成密度不高、编程
不够灵活，且只能一次编程，很难胜任功能较复杂的电路与系统。20世纪80年代初，美国Lattice半导体公司研制。
GAL的结构特点：输出端有一个组态可编程的输出逻辑宏单元OLMC，通过编程可以将GAL设置成不同的输出方式。这样，具有相同输入单
元的GAL可以实现PAL器件所有的输出电路工作模式，故而称之为通用可编程逻辑器件。GAL与PAL的区别：
①PAL是PROM熔丝工艺，为一次编程器件，而GAL是E2PROM工艺，可重复编程；②PAL的输出是固
定的，而GAL用一个可编程的输出逻辑宏单元（OLMC）做为输出电路。GAL比PAL更灵活，功能更强，应用更方便，几乎能替代所有的P
AＬ器件。二、通用可编程逻辑器件（GAL）GAL分为两大类：一类是普通型，它的与、或结构
与PAL相似，如GAL16V8，GAL20V8等。另一类为新型，其与、或阵列均可编程，与PLA相似，主要有GAL
39V8。例：普通型GAL16V8的基本特点。?（1）GAL的基本结构。
①8个输入缓冲器和8个输出反馈/输入缓冲器。②8个输出逻辑宏单元OLMC和8个三态缓冲器，每个OLMC对应
一个I/O引脚。GAL16V8的逻辑图GAL器件没有独立的或阵列结构，各个或门放在各自的输出逻辑宏单元（OLM
C）中。③由8×8个与门构成的与阵列，共形成64个乘积项，每个与门有32个输入项，由8个输入的原变量、反变量
（16）和8个反馈信号的原变量、反变量（16）组成，故可编程与阵列共有32×8×8=2048个可编程单元。④系
统时钟CK和三态输出选通信号OE的输入缓冲器。OLMC的逻辑图（2）输出逻辑宏单元（OLMC）的结构
或门：有8个输入端，和来自与阵列的8个乘积项（PT）相对应。异或门：用于选择输出信号的极性。
D触发器：使GAL适用于时序逻辑电路。4个多路开关（MUX）：在结构控制字段作用下设定输出逻辑宏单
元的状态。GAL的结构控制字（3）GAL的结构控制字①XOR（n）：输出极性选择位
。共有8位，分别控制8个OLMC的输出极性。异或门的输出D与它的输入信号B和XOR（n）之间的关系为：
D＝B⊕XOR当XOR＝0时，即D=B当XOR＝1时，即D=B
②SYN（n）：时序逻辑电路/组合逻辑电路选择位。当SYN＝0时，D触发器处于工作状态，OLM
C可为时序逻辑电路；当SYN=1时，D触发器处于非工作状态，OLMC只能是组合逻辑电路。注意：
当SYN＝0时，可以通过其它控制字，使D触发器不被使用，这样便可以构成组合逻辑输出。但只要有一个OLMC需要构成时序逻辑电路时，就
必须使SYN＝0。③AC0、AC1（n）：与SYN相配合，用来控制输出逻辑宏单元的输出组态。
（4）GAL的5种工作模式只要写入不同的结构控制字，就可以得到不同类型的输出电路结构。低有效高有效时序
逻辑寄存器输出01010低有效高有效时序逻辑组合I/O输出01110低有效高有效组合逻辑带反馈双向
I/O输出01111低有效高有效组合逻辑专用输出01001/组合逻辑专用输入三态门禁止/00
1输出极性功能XORAC1AC0SYNGAL器件仍然存在着以下问题：（1）时钟必须共用；（2）或的乘积项最
多只有8个；（3）GAL器件的规模小，达不到在单片内集成一个数字系统的要求；（4）尽管GAL器件有加密的功能，但随着解
密技术的发展，对于这种阵列规模小的可编程逻辑器件解密已不是难题。存储器是一种可以存储数据或信息的半导体器件，它是现代数字系统
特别是计算机中的重要组成部分。按照所存内容的易失性，存储器可分为随机存取存储器RAM和只读存储器ROM两类。RA
M由存储矩阵、地址译码器和读／写控制器三个部分组成。对其任意一个地址单元均可实施读写操作。RAM是一种时序电路，断电后所存储的数据
消失。复杂的可编程逻辑器件（CPLD）现场可编程门阵列（FPGA）15.5HDPLD
基本包含三种结构：CPLD是阵列型高密度可编程控制器，其基本结构形式和PAL、GAL相似，都由可编程的与阵列、固定
的或阵列和逻辑宏单元组成，但集成规模都比PAL和GAL大得多。?逻辑阵列块（LAB）可编程I/O单元可编程连线阵列（PIA）
。CPLD的结构图⑴逻辑阵列块（LAB）一个LAB由十多个宏单元的阵列组成。
每个宏单元由三个功能块组成：逻辑阵列乘积项选择矩阵可编程寄存
器它们可以被单独的配置为时序逻辑或组合逻辑工作方式。如果每个宏单元中的乘积项不够用时
，还可以利用其结构中的共享和并联扩展乘积项。⑵可编程I/O单元I/O端常作为一个独立单元处理。
通过对I/O端口编程，可以使每个引脚单独的配置为输入输出和双向工作、寄存器输入等各种不同的工作方式。⑶可编程连
线阵列在各LAB之间以及各LAB和I/O单元之间提供互连网络。这种互连机制有很大的灵活性，它允许在不影响引脚分配的
情况下改变内部的设计。是20世纪80年代中期出现的高密度PLD。采用类似于掩模编程门阵列的通用结构，
其内部由许多独立的可编程逻辑模块组成，用户可以通过编程将这些模块连接成所需要的数字系统。它具有密度高、编程速度快、设计灵活和可再配
置等许多优点，因此FPGA自1985年由Xilinx公司首家推出后，便受到普遍欢迎，并得到迅速发展。FPGA的功能由逻辑结构的配置数据决定。工作时，这些配置数据存放在片内的SRAM或熔丝图上。基于SRAM的FPGA器件，在工作前需要从芯片外部加载配置数据。配置数据可以存储在片外的EPROM、E2PROM或计算机软、硬盘中。人们可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场编程。FPGA的基本结构第十五章可编程器件数字电路基础部电子技术教研室 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
