|
写在前面 为了更好的帮助观众深入回顾嘉宾的内容精华，每期研讨会结束后，我们将跟进一期内容回顾，希望大家珍惜每次线上相聚的短暂时光，也积极回顾每期精彩。 CPCA Live干货分享篇——主题：先进封装技术发展趋势  嘉宾讲师 深圳先进电子材料国际创新研究院 胡正勋 副部长 前言：半导体芯片为何如此重要 2020年起，受地缘政治因素影响，贸易摩擦、半导体的禁运以及新冠疫情的多重因素影响，半导体芯片供应出现短缺，迄今仍未有效缓解。在某些细分领域，供应短缺问题更是严重，比如像汽车，一些半导体制造以及高精尖的设备，更因为行业{零库存}的策略，深陷交付延期等问题的困扰。那么一些常见行业到底需要哪些芯片，可以通过图1简单了解一下，同时，图1中也可以看到部分芯片的交付周期。在多重因素的叠加之下，当前一些主要的基础芯片，交期延长的非常夸张，过去可能不太关注的电源类芯片、微处理器的芯片，过去可能只需4~8周就可以交货的，现在可能半年甚至一年都拿不到货，这是为什么呢？  图1：部分芯片交付周期变化 我们经常会说物资短缺，大家可能会蜂拥而上，为什么这些年过去了，尤其是这些类型芯片的供应仍没有恢复？这是因为整个芯片的生态圈其实是很庞大的。一个芯片从设计出来后，仅看制造环节，就涉及到了晶圆制造，封装测试，同时还涉及到原材料的供应以及半导体设备的供应。（见图二）  图2：芯片生态圈 供应危机，给相关产业带来了不小的压力，但同时也给我们整个国内的半导体行业带来了很多机会也带来了最好的破冰期。 关于半导体芯片封装（从M1 Max说起） 过去我们看到的大多宣传的是制程技术和封装芯片的制造技术，那么为什么先进封装变得更加重要？我们可以从最新的一个产品案例中找寻下答案。苹果在2021年底发布了一个小机器Mac Studio，里面用到的芯片叫M1 Max。从性能测试的角度上，它比英特尔的桌面型最顶尖的CPU速度都要快，同时功耗更小。一个小小的芯片里，集成了约570亿个晶体管，这570亿个晶体管集中在小小的芯片里面，性能很强大，但是功耗反而只有不足60瓦，性能与英特尔的旗舰级的 CPU相当，同时内部集中了显示核心，可以达到了主流的独立显卡的性能，这在过去是不可想象的。在主流的笔记本上，即使是比较先进的笔记本上，内存跟CPU的距离是厘米级来计算的，但在最新的M1 Max处理器上，它与内存之间的距离是亚毫米级，甚至可以说是微米级。当然这里还有软件架构、设计以及芯片设计的加持，但封装技术的加持是不可缺少的。 关于半导体封装（Semiconductor Package） 从晶圆的制造到终端应用，可以按照从Level 0到Level 1，Level 2和Level 3的维度来理解。(图3)  图3：从晶圆到产品的封装等级 从下往上看晶圆制造，就是从设计到制造，这就是IC制造。一谈到半导体都会想到台积电、中芯国际，他们就是专注在IC制造这一块。第二级就是半导体封装，谈到半导体封装，会想到日月光，安靠、新科金鹏、长电科技、华天通讯等，这些都是做封装的，但是更多是偏向于CM合同制造。近几年开始接近半导体的封装，就有了一个新的词叫Package。第三级对于PCB行业会较熟悉，过去把元器件，不论是用焊接还是用插接的方式安装到 PCB板上,再装上屏幕、电池、相关的外设就变成了一个终端，但是今天这个情况就已经不同了。所以现在我们把芯片从在晶圆表面上这种结构跟触点的制作, 加上基板塑封等这些合在一起，也就是涵盖了部分的Level 1跟Level 2合在一起称之为先进封装。 晶圆制造技术演进——摩尔定律逼近物理极限 说到晶圆制造，不管你是不是关注半导体，都会不断的看到或听到一些芯片是10纳米的、是7纳米的、还是5纳米的，到底这个数字代表着什么？通常几纳米是指晶体管内部从source到drain的长度，更小的CD Size意味着更小的晶体管以及单位面积内更多的晶体管密度，是晶圆制造技术水平的直观体现。  图4：不同晶圆节点下晶体管尺寸对比 以图4为例，是在台积电的不同晶圆节点下看到的真实尺寸。比如10nm时，这是一个典型的但并不是唯一的尺寸，很多时候根据器件的特点，会有一定浮动。比如一个典型的10nm工艺做的晶体管尺寸大约是48nm×64nm，7nm就缩小到36nm×56nm, 今天的5nm可能是在28nm×48nm，它其实已经逼近了不仅仅是光刻加工技术的极限，也逼近了一些材料的极限。这种命名体系并不是每家都一样，因为现在的一些晶体管虽说都是以Fin FET这种三维的晶体管为主，但彼此之间的尺寸其实也并不是完全相同，以不同Fab工艺目前世界上最先进的三家：英特尔、台积电和三星为例（见图5）  图5：不同Fab工艺节点命名法下的node scale(示例) 可以看到英特尔的10nm和台积电的7nm很相似，同时三星14nm和台积电的16nm也是比较相似的。所以说几纳米它是代表一个相对的技术水平，并不是一个绝对意义上公用的标准，所以英特尔在未来的路线图里，目前已经不再采用几纳米的命名方式。 晶圆制造技术演进——制造技术难度激增，玩家减少 Moore’s Law已近极限，缩小晶体管已经越来越难，成本大幅增加，性能小幅提升。同时，建设10/7nm以下 FAB所需的资金与技术成本约来越高，从下图6可以看到，10nm及以下的玩家只剩TSMC/SAMSUNG/INTEL，以及SMIC(?)等寥寥几家。  图6：来源 Yole 目前国内的SMIC正在突破14纳米及以下，但因受到各种因素限制，存在着比国外厂商更多的困难，所以未来还需要我们共同努力。有时大家也经常会想，国内没有7纳米和5纳米我们该怎么办？当然影响是客观存在的，但并不是每一种芯片都需要用到7纳米和5纳米，相应的我们可以通过其他的一些方式来弥补性能，这就是我们要讲先进封装的原因。 先进封装技术发展趋势（上篇） END 文字整理：王杨 技术审核：黄伟 下篇内容预告 1 先进封装技术发展趋势 2 芯片倒装技术 晶圆级封装技术WLP 不同封装技术对比 3 先进封装市场规模与趋势 敬请期待： 6月3日 先进封装技术发展趋势（下）  |
|
|
