分享

全志A40i开发板硬件说明书——100%国产+工业级方案(下)

 创龙科技 2022-07-18 发布于广东

前 言

本文档主要介绍全志A40i开发板丰富的硬件接口资源,以及开发设计中的一些注意事项等内容。全志这块A40i的开发板,是源自创龙科技最新代表作品,其核心板采用“100%国产+工业级”设计,外观精美,可玩性很高,在国产芯片势头正猛的情况下,究竟真的是电力用户的首选吗?一起来看看!

由于内容篇幅过长,故分为上中下三篇文章,本篇章为上,内容详细覆盖了:电源接口、LED、BOOT SET启动选择拨码开关、KEY、串口 、CAN接口、Micro SD接口、SPI FLASH 、RTC座等,欢迎各位嵌入式爱好者关注查看。

开发板硬件资源图解1

开发板硬件资源图解

A40i处理器的IO电平标准一般为1.8V和3.3V,上拉电源一般不超过3.3V,当外接信号电平与IO电平不匹配时,中间需增加电平转换芯片或信号隔离芯片。按键或接口需考虑ESD设计,ESD器件选型时需注意结电容是否偏大,否则可能会影响到信号通信。

USB接口

CON16(USB1 HOST)和CON17(USB2 HOST)为USB2.0 HOST接口,采用单层Type-A型连接器;CON18(USB0 OTG)为USB2.0 OTG接口,采用Micro USB连接器。

USB1 HOST接口

评估底板通过USB HUB芯片将USB1总线拓展为4路USB HOST总线,将其中1路引出至USB1 HOST接口。

图 66

图 67

USB2 HOST接口

USB2 HOST接口直接由USB2总线引出。

图 68

图 69

USB0 OTG接口

USB0 OTG接口直接由USB0总线引出。

图 70

图 71

设计注意事项:

U23/PI14/USB0_ID需添加47K电阻上拉至VDD_3V3_MAIN。

Ethernet接口

评估板包含1个RGMII ETH千兆网口和1个MII ETH百兆网口。

RGMII ETH千兆网口

CON19为RGMII ETH千兆网口,RJ45连接器已内置隔离变压器。

备注:A40i处理器内部集成1个GMAC控制器,支持1路RGMII千兆网口。

图 72

图 73

设计注意事项:

  1. VDDL_1V2_ETH电源为YT8521SH-CA内部输出,请勿用于其它负载供电。

  2. XTAL_I、XTAL_O引脚接入25MHz无源晶振。如需使用25MHz有源晶振,可从XTAL_I引脚接入,XTAL_O引脚悬空处理。

  3. YT8521SH-CA芯片要求在供电稳定后,保持10ms后再拉高复位信号。推荐参考评估底板的复位电路方案,若需使用IO控制网口复位,可将R286电阻实贴。

MII ETH百兆网口

CON20为MII ETH百兆网口,采用RJ45连接器,已内置隔离变压器。

备注:A40i处理器内部集成1个EMAC控制器,支持1路MII百兆网口。

图 74

图 75

设计注意事项:

  1. XTAL_IN、XTAL_OUT引脚接入25MHz无源晶振。如需使用25MHz有源晶振,可从XTAL_IN引脚接入,XTAL_OUT引脚悬空处理。

  2. YT8512H芯片要求在供电稳定后,保持10ms后再拉高复位信号。推荐参考评估底板的复位电路方案,若需使用IO控制网口复位,可将R256电阻实贴。

4G模块拓展接口

CON22为4G模块拓展接口,采用Mini PCIe插槽。评估底板通过USB HUB芯片将USB1总线拓展为4路USB HOST总线,其中引出一路进行4G模块拓展。

CON21为Micro SIM卡座,采用插卡自弹形式,不带检测引脚。

图 76

图 77

设计注意事项:

  1. 为保证4G模块有稳定的电源供应,其3.3V电源需由MIC29302S/TR(U55)独立供电,至少提供2A电流输出。如要替换其他电源,建议使用LDO,详细请参考4G模块数据手册要求。

  2. 如需控制4G模块供电,可贴上R282、R283电阻和Q6三极管,通过GPIO来控制4G模块电源使能状态。

WIFI模块

评估底板通过USB HUB芯片将USB1总线拓展为4路USB HOST总线,其中引出一路进行WIFI模块拓展。板载WIFI模块(U42)型号为必联BL-R8188EU2,采用邮票孔连接方式。

CON23为SMA接口,用于外接WIFI模块的2.4G天线。

图 78

图 79

蓝牙模块

评估底板通过UART2进行蓝牙模块拓展。板载蓝牙模块(U74)型号为亿佰特E104-BT5011A,采用邮票孔连接方式。模块自带PCB板载天线,无需外接天线。

图 80

图 81

SATA接口

J4为标准7pin SATA硬盘接口。

图 82

图 83

设计注意事项:

  1. SATA_ESTXP/M和SATA_ESRXP/M线路需靠近J4放置10nF的AC耦合电容。

  2. SATA接口支持1.5Gbps、3.0Gbps速率,目前仅1.5Gbps速率测试正常。

SDIO接口

J2为SDIO接口,采用2x 6pin排母方式,间距2.54mm。接口包含SDC3总线、GPIO和3.3V供电电源,可适配ATK-RTL8189 SDIO WIFI模块。

图 84

图 85

拓展IO信号接口

J14为2x 6pin排针接口,间距2.54mm,引出SYS_RESETn、AP-NMIn、Audio Codec、GPIO等拓展信号。

图 86

图 87

讲到这里,A40i开发板关于硬件资源方面以及注意事项已基本分享完毕。

    转藏 分享 献花(0

    0条评论

    发表

    请遵守用户 评论公约

    类似文章 更多