8.5 单片射频收发器IC应用电路实例 8.5.1 基于TH71081的868/915MHz ASK发射器电路TH71081是Mele
xis公司推出的一个单片ASK发射器芯片，采用SOIC-8封装，可工作的频率范围为800～930MHz，ASK调制，输出功率?15
～1dBm，电源电压2.2～5.5V，电流6.2～12.5mA，提供低功耗模式，待机模式电流消耗50～100nA。TH71081芯
片内部包含发射功率放大器（PA）、晶体振荡器（XOSC）、压控振荡器（VCO）、相频检波器（PFD）、分频器（div32）、充电泵
（CP）、电源电路（PS）等电路。锁相环（PLL）合成器由压控振荡器、分频器、相频检波器、充电泵和回路滤波器（LF）组成，在LF端
外接的回路滤波器决定PLL的动态性能。 VCO的振荡器信号被馈送到分频器和功率放大器，分频器的分频比率是32。晶体振荡器（XOSC
）作为PLL合成器的基准振荡器。发射器的载波频率fc是由晶体振荡器的基准频率fref决定的，集成的PLL合成器利用fref=fc/
N（N=32，分频器系数），保证在800～930MHz的频率范围内的每一个射频频点能够实现。功率放大器（PA）的输出功率可以通过改
变引脚端PS的外接电阻R1和R2的数值（或改变在PS端的电压VPS）完成。集电极开路的差分输出（OUT1，OUT2）能直接驱动一个
环形天线，或者通过一个平衡到不平衡的变换器转换为单端输出。 TH71081模式控制通过控制ENTX端实现，模式控制允许芯片工作在两
个不同的模式。模式控制端ENTX=0，芯片处于待机状态；模式控制端ENTX=1，芯片处于发射状态。TH71081应用电路原理图和印
制板图如图8.5.1所示，电路中元器件参数见表8.5.1。图中：印制板连接端VCC，电源输入为2.2～5.5V；ENTX，模式控制
端，ENTX=1电路处于发射状态；ENTX=0电路处于接收状态；DATA，ASK数据输入；GND，接地。8.5.2 基于MC33
493的315/434/868/915MHz FSK/OOK 发射器电路MC33493是一个数据传输用PLL调谐UHF发射器芯片，
采用TSSOP-14封装，频率范围为315～434MHz和868～928MHz，具有FSK和OOK调制，数据速率为10kb/s。M
C33493电源电压范围为1.9～3.6V，电流消耗为15.1mA，待机电流为0.1nA，输出功率为?7～5dBm，符合ETSI标
准应用。MC33493芯片内包含发射功率放大器、晶体振荡器、压控振荡器、PFD（鉴相鉴频器）、电源电路等电路。锁相环（PLL）合成
器由压控振荡器（VCO）、分频器，相位检波器等电路组成，完全集成在芯片上。锁相环电路中的VCO是完全集成的压控振荡器，有完全集成的
相频检波器（PFD）和环路滤波器。精确的输出频率为fRFOUT = fXTAL ? [PLL分频率]。工作频段选择由BAND引脚端
控制。在MODE引脚端为逻辑低电平时，选择OOK（On Off Keying）调制方式，调制通过控制功率放大器（PA）导通和截止来
完成。逻辑电平加在DATA引脚端控制输出级的状态。DATA=0使输出级截止；DATA=1使输出级导通。如果一个逻辑高电平加在MOD
E引脚端，这时选择FSK调制方式。FSK调制是通过牵引晶振（Crystal Pulling）频率来完成的。一个内部开关接到CFSK
引脚端，CFSK引脚端可连通或断开外部晶振的负载电容。 逻辑电平加在DATA引脚端控制内部开关状态：DATA=0使开关截止；DAT
A=1使开关导通。DATA引脚端输入在内部与基准信号同步。数据占空因数抖动不能超过基准周期的?1（13.56MHz晶振，?75ns
）。FSK调制是通过牵引晶振频率来完成的，意味着RF输出频偏等于晶振的频偏乘上PLL分频率。RF输出级是一个单端的方波开关电流源，
在输出电流中存在谐波，发射的绝对功率电平与天线特性和输出功率有关。在典型的应用中符合ETSI标准。连接到REXT引脚端的电阻Rex
t控制输出功率，Rext的大小根据发射功率和电流消耗选择。微控制器通过4个数字输入端口（EABLE、DATA、BAND、MODE）
对芯片进行控制，可以设置频段、调制方式和使能电路。一个数字输出（DATACLK）为微控制器提供频率等于基准频率64分频的数字时钟。
当电池电压下降到低于关闭阈值电压时，电路关闭。直到有一个低电平输入到ENABLE端口上，才可以脱离这个状态。MC33493 FSK
调制应用电路原理图和印制板图如图8.5.2所示。电路中包含一个Motorola MC68HC908RK2微控制器，工作在FSK调制
方式，fcarrier= 433.92MHz。图8.5.2中晶振Y1在不同的频段选择不同的数值：在315MHz频段是9.84MHz
；在434MHz频段和868MHz频段是13.56MHz。R1（Rext）设置RF输出电平。C3、C4为晶振负载电容，C3、C4的
值等于PCB中的杂散电容。C2、C6为电源去耦电容。图8.5.2 MC33493 FSK调制应用电路原理图和印制板图 8.5.3
基于TH7107的315～433MHz FSK/FM/ASK发射器电路TH7107是一个单片FSK/FM/ASK发射器芯片，采
用FC（QSOP-16）封装；工作频率范围为310～440MHz；FSK/FM/ASK调制方式；FM利用外接的变容二极管；ASK数
据速率为 40kb/s，FSK数据速率为20kb/s；电源电压为2.2～5.5V；工作电流为4.8～11.5mA，最大待机电流为0
.1?A；输出功率为?12～+2dBm，符合EN 300 220及类似标准；可为微控制器提供基准时钟。TH7107芯片内包含发射功
率放大器（PA）、晶体振荡器（XOSC）、压控振荡器（VCO）、相频检波器（PFD）、分频器（div32）、充电泵（CP）、电源电
路（PS）、FSK开关（SW）等电路。锁相环（PLL）合成器由压控振荡器（VCO）、分频器、相频检波器、充电泵和回路滤波器（LF）
组成，在LF端外接的回路滤波器决定PLL的动态性能。VCO的振荡器信号被馈送到分频器和功率放大器，分频器的分频比率是32。晶体振荡
器（XOSC）作为PLL合成器的基准振荡器。射频信号功率Po从 ?12～+2dBm分6挡，可以通过改变电阻RPS或者改变在PS引脚
端的电压VPS来调节。集电极开路的差动输出（OUT1，OUT2）能被用来直接驱动环形天线或者通过平衡和不平衡变换器转换为单端输出。
发射器的载波频率fc是由晶体振荡器的基准频率fref决定的，集成的PLL合成器利用fref=fc/N（N=32，分频器系数），保证
在310～440MHz的频率范围内的每一个射频频点能够实现。晶体振荡器作为PLL的基准振荡器。FSK调制通过改变晶振的频率完成。F
SK调制时，数据流加到DATA端，在数据为“LOW”（低电平）时，外接的电容器CX2被芯片内开关连接到与CX1并联，晶体振荡器的频
率被设置到振荡频率的低端fmin；在数据为“HIGH”（高电平）时，外接的电容器CX2被芯片内开关断开与CX1的并联，晶体振荡器的
频率被设置到振荡频率的高端fmax，实现FSK调制。两个外接的电容器CX1和CX2可独立调节FSK的频偏和中心频率。FM调制需要一
个外接的变容二极管，作为一个电容被串接到晶体振荡器回路中，模拟信号通过一个串联电阻直接调制晶体振荡器。ASK调制时，数据信号直接加
到PS端，利用数据信号控制功率放大器（PA）“导通”和“关断”，完成ASK调制。功率放大器（PA）的输出功率可以通过改变PS端的外
接电阻RPS的数值或改变在PS端的电压VPS完成。集电极开路的差分输出（OUT1，OUT2）能直接驱动一个环形天线，或者通过一个平
衡到不平衡的变换器转换为单端输出。TH7107模式逻辑控制芯片工作在四个不同的模式。模式控制端ENCK和ENTX在芯片内部被下拉，
以保证模式控制端ENCK和ENTX在浮置时，电路被关断。时钟输出端（CKOUT）的输出时钟信号能用来驱动微控制器，频率是基准振荡频
率的1/8。TH7107采用PCB天线的应用电路原理图和印制板图如图8.5.3所示，元器件参数值见表8.5.2。图8.5.3 T
H7107采用PCB天线的应用电路原理图和印制板图 8.5.4 基于RF2919的915/868/433MHz ASK/OOK接
收器电路RF2919是一个低成本ASK/OOK单片接收器集成电路，采用LQFP-32封装；工作频率范围为300～1000MHz；A
SK/OOK解调方式；接收灵敏度为?100～?104dBm；电源电压范围：2.7～5.5V；电流消耗：接收模式为8～12mA，低功
耗模式为1?A；工作环境温度：?40～+85℃。RF2919芯片内集成了低噪声放大器、混频器、2级中频放大器、压控振荡器（VCO）
、基准振荡器、RSSI、解调器等电路。仅需要外接基准晶振、陶瓷滤波器和少数几个元件，即可构成工作在欧洲 433/868MHz IS
M频段和北美915MHz ISM 频段的ASK/OOK接收器。低噪声放大器LNA的输入是容易与前端滤波器或者天线匹配。接收器的本机
振荡器（LO）由芯片内部的VCO、PLL和鉴相器与外接的晶振、回路滤波器和VCO谐振元件产生。接收器的中频IF部分的接口是优化的，
可与低价格的10.7MHz的陶瓷滤波器连接。允许带宽25MHz（?3dB）。ASK/OOK解调由在芯片内部的数据比较器完成。RSS
I的输出通过内部的两个50k?电阻提供给数据比较器的输入端（DATA IN+和DATA IN?）。两个输入端中的任一个都可以作为数
据输入端，另一个输入端用做基准输入端。数据输入端的并联电容可以提供对噪声和第2 IF谐波的滤波。DATA OUT仅能驱动一个高的阻
抗和小的电容，电容将影响DATA OUT的带宽。对于一个3pF的负载，带宽为500kHz。RSSI的上升和下降时间受IF滤波器的带
宽限制。RSSI的输出信号是由电流源提供的，因此需要一个电阻将它转换为电压。例如采用一个24k?的电阻，RSSI的变化范围为0.4
～1.5V（3.6V电源）。RX IN端是被DC偏置，需要一个隔直电容。如果RF滤波器具有隔直特性，如陶瓷滤波器，则隔直电容可以不
需要。当在低功耗模式时，RX IN端阻抗增加。VCO是一个很灵敏的部分，外接的电阻和可变电容二极管的布局是很重要的。外接的电容和可
变电容二极管将尽可能短地连接到RF2919的连接端。分布电感和引线电感会使电感的数值减少。在设计中，印制电感也可以被使用，为得到最
好的效果，物理的布局尽可能地对称。当使用的回路带宽低于5kHz时，较好的滤波器响应将减少VCO的相位噪声，可以使用一个100～20
0?电阻和1?F电容串联。在低噪声放大器LNA和混频器端口之间，需要连接一个耦合电容。同时需要接入一个偏置电感，电感的值可以被引线
电感所改变。LNA的输出阻抗是几千欧姆，匹配到50?是困难的。如果使用镜像滤波器，推荐使用高阻抗滤波器。如果不使用滤波器，对于高增
益的IF放大器级，混频器的输入可以不需要好的连接匹配。事实上，在低噪声放大器LNA和混频器之间的匹配不影响灵敏度，但影响系统的II
P3和IF的不稳定性。陶瓷鉴频器的温度系数要求+50?10?6/℃。FM OUT端的DC电平反馈到在基准晶体振荡器连接的变容二极管
上，用于自动频率控制回路。在DEMOD IN端有一个DC偏置，必须要隔直。RF2919芯片上有一个PLL回路。VCO的输出被分频器
分频后，与基准振荡器频率进行比较。鉴相器的输出对应被调制脉冲的宽度，用一个积分脉冲序列的回路滤波器，产生VCO的控制电压去锁定相位
。PLL的锁定时间与回路瞬时响应时间、鉴相器输出电流设置的回转率、回路滤波器的电容有关。RF2919 915MHz应用电路、印制板
和元器件布局图如图8.5.4所示。印制板尺寸2.0"×2.0"，印制板材料FR-4，板厚0.040"，多层板。图8.5.4 RF
2919 915MHz应用电路原理图、印制板和元器件布局图 8.5.5 基于TH71101的315/433MHz FSK/FM/
ASK接收器电路TH71101是双超外差式结构的无线电接收芯片，采用LQFP-32封装，工作频率范围为300～450MHz，能与T
H7107等芯片配套，实现ISM频段无线模拟和数字信号传输。能接收模拟和数字FSK/FM/ASK信号。FSK数据速率可达40kb/
s，ASK数据速率可达80kb/s，FM带宽15kHz。灵敏度－111dBm。电源电压为2.5～5.5V，工作电流为8.2mA，待
机电流小于100 nA。TH71101芯片内部包含低噪声放大器（LNA）、两级混频器（MIX1，MIX2）、锁相环合成器（PLL
Synthesizer）、基准晶体振荡器（OSC）、充电泵（CP）、中频放大器（IFA）、相频检波器（PFD）等电路。LNA是一个
高灵敏度的接收射频信号的共发－共基放大器。混频器1（MIX1）将射频信号下变频到中频信号1（IF1），混频器2（MIX2）将中频信
号1下变频到中频信号2（IF2），中频放大器（IFA）放大中频信号2和限幅中频信号并产生RSSI信号。解调器解调中频信号。运算放大
器（OA）进行数据限幅、滤波和ASK检测。锁相环合成器（PLL Synthesizer）由压控振荡器（VCO1）、前置分频器（di
v16和div2）、基准晶体振荡器（OSC）、相频检波器（PFD）、充电泵（CP）等电路组成，产生第1级和第2级本振信号LO1和L
O2。 使用TH71101接收器芯片可以组成不同的电路结构，以满足不同的需求。对于FSK/FM接收，在相位重合解调器中使用IF谐振
回路，谐振回路可由陶瓷谐振器或者LC谐振回路组成。在ASK结构时，RSSI信号馈送到ASK检波器，ASK检波器由OA组成。TH71
101采用两级下变频，MIX1和MIX2由芯片内部的本振信号LO1和LO2驱动，与射频前端滤波器共同实现一个高的镜像抑制。有效的射
频前端滤波是在LNA的前端使用SAW、陶瓷或者LC滤波器，在LNA的输出使用LC滤波器。TH71101的FSK应用电路原理图、元器
件布局和印制板图如图8.5.5所示，元器件参数值见表8.5.3。图8.5.5 TH71101 FSK接收电路原理图、元器件布局和
印制板图 8.5.6 基于nRF903的433/868/915MHz GMSK/GFSK收发器电路nRF903是一个单片射频收发
器芯片，采用TQFP-32封装，工作在433/868/915MHz 国际通用的ISM频段；具有GMSK/GFSK调制和解调能力，抗
干扰能力强，适合工业控制应用；采用DDS+PLL频率合成技术，频率稳定性好；灵敏度高达?100dBm，最大发射功率达+10dBm；
具有170个频道，适合需要多信道工作的特殊场合；可直接与微控制器接口；低工作电压（2.7V），数据速率可达76.8kb/s；功耗低
，接收待机状态仅为200?A，低功耗模式为1?A；仅需外接一个晶体和几个阻容、电感元件，即可构成一个完整的射频收发器，可方便地嵌入
各种测量和控制系统中。nRF903内部结构可分为发射电路、接收电路、模式和低功耗控制逻辑电路及串行接口几部分。芯片使用过程：① 芯
片初始化，通过微控制器等对芯片内部寄存器进行设置，设定工作频率、发射功率等参数；② 进入正常工作状态，通过微控制器等根据需要进行收
/发转换控制、发送/接收数据或进行状态转换。发射电路包括：射频功率放大器（PA）、锁相环（PLL）、压控振荡器（VCO）、频率合成
器等电路。要发射的数据通过DATA端输入。基准振荡器采用外接晶体振荡器产生电路所需的基准频率。本机振荡用锁相环（PLL）方式，由在
DDS基础上的频率合成器、外接的无源回路滤波器和压控振荡器组成。压控振荡器由片内的振荡电路和外接的LC谐振回路组成。射频功率放大器
具有高达+10dBm输出功率。接收电路包括：低噪声放大器（LNA）、混频器（Mixer）、中频放大器、GMSK/GFSK解调器、滤
波器等电路。接收电路中，低噪声放大器放大输入的射频信号，接收灵敏度为?100dBm。混频器采用二级混频结构，第一级中频10.713
6MHz，第二级中频345.6kHz，中频放大器用来放大从混频器来的输出信号。中频放大器的输出信号经中频滤波器滤波后送入GMSK/
GFSK解调器解调，解调后的数字信号在DATA端输出。nRF903的用户接口完成芯片组态配置和模式控制两个主要功能。用户接口分为4
大类：① 数据接口，DATA（数据输入/输出）；② 编程接口，CFG_CLK（编程模式时钟）、CFG_DATA（组态数据输入）、C
S（片选），对工作频率、通道、输出功率和输出时钟频率等参数进行设置；③ 芯片工作模式控制，STBY（待机模式控制）、PWR_DWN
（低功耗模式控制）、TXEN（收/发模式控制）；④ CLK_OUT（时钟输出，可供外部MCU使用）、C_SENCE（载波检测）；可
与微控制器等连接，实现所需操作。 天线引脚端ANT1和ANT2，当nRF903是接收模式时，输入射频信号到LNA（低噪声放大器），
当nRF903是发射模式时，输出来自PA（功率放大器）的射频信号。连接到nRF903的天线是差动式的，推荐使用的天线通道阻抗是18
0?。输出级（PA）是由两个集电极开路的晶体管组成的差分对。VDD必须通过集电极负载给PA供电。当使用回路天线时，VDD将通过回路
天线的中心给PA放大器供电。nRF903的868MHz应用电路原理图、印制板图与元器件布局图如图8.5.6所示。印制电路板（PCB
）的设计直接关系到射频性能，PCB使用1.6mm厚的FR-4双面板、分元件面和底板面。PCB的底板面有一个连续的接地面，射频电路的
元件面以nRF903为中心，各元器件紧靠其周围，尽可能减少分布参数的影响。元件面的接地面保证元件充分接地，大量的通孔连接元件面的接
地面到底板面的接地面。nRF903采用PCB天线，在天线的下面没有接地面。射频电路的电源使用高性能的射频电容去耦，去耦电容尽可能地
靠近nRF903的VDD端，一般还在较大容量的表面安装的电容旁并联一个小数值的电容。射频部分的电源与数字电路部分的电源分离，nRF
903的VSS端直接连接到地面。注意不能将数字信号或控制信号引入到PLL回路滤波器元件上。nRF903 VCO的电感位置的最佳设计
是保证产生1.1V?0.2V的PLL回路滤波器电压（LF2端，引脚3）。 图8.5.6 nRF903的8
68MHz应用电路原理图、印制板图和元器件布局图 8.5.7 基于MC13190的2.4GHz ISM收发器电路MC13190是
一种近距离、低功率的2.4GHz ISM 频带的单片无线电收发器芯片，采用QFN-32封装，与专用的微处理器或是DSP（数字信号处
理器）结合可以作为蓝牙基带控制器，通信距离可达10m以上。MC13190的接收灵敏度为?71dBm（误码率为2×10?4），输出功
率为4.8dBm，最大的数据速率可以达到100kb/s，具有完全的差分RF输入和输出。电源电压为2.5～3.0V。MC13190的
接收部分包括一个低噪声放大器（LNA）、滤波和调幅解调器、带通滤波器和限幅IF。接收的RF信号从低噪声放大器输入端（LNA_IN_
P和LNA_IN_N）差分输入，芯片内部的LNA开关（LNA_SW）改变LNA输入方式，信号经AM解调器（AM_Demod）解调，
通过基带滤波器（Baseband Filter）滤波后，通过引脚端DEMOD_OUT_P和DEMOD_OUT_N输出，另外经过80
dB限幅器（Limiter）送入逻辑接口（Logic Interface）。发射部分包括一个调制控制器、基带滤波器、AM调制器。射
频频率为PLL/VCO基准频率的256倍。发射数据通过逻辑接口（Logic Interface）输入，经过调制控制（Modulat
ion Control）和调制滤波器（Modulation Filter），在调制器（Modulator）中调制后，通过引脚端MO
D_OUT_P和MOD_OUT_N输出。发射部分还包含有VCO、分频器等电路。MC13190具有待机、发射和接收三种工作模式。MC
13190的应用电路原理图如图8.5.7所示，元器件参数见表8.5.4。图8.5.7 MC13190应用电路原理图 8.5.8
基于MC13180的蓝牙无线电收发器电路MC13180是一个2.4GHz 低功耗蓝牙无线电收发器，与MC7100或者MC9328
MX1蓝牙基带控制器组合使用，可以实现一个完整的蓝牙收发解决方案。MC13180采用QFN-48封装，MC13180的全部功能、互
操作性等均符合蓝牙规范要求。其发射功率为+4dBm，符合蓝牙输出功率1级要求；接收灵敏度为?85dBm；电源电压为2.5～3.1V
；在发射模式电流为27mA，在接收模式电流为37mA。MC13180可以在移动电话、蓝牙网络、802.11b网络，以及微波炉等高射
频干扰的环境中保持可靠链接。MC13180 是一个完整的蓝牙无线电收发器，芯片包含接收/收发使能控制（Rx/Tx Enable）、
低噪声放大器（LNA）、高低边镜像干扰抑制混频器（High/Low Side Image Reject Mixer）、可调中间放大
器（PMA）、带通滤波器（BPF）、限幅器（Limiter）、接收信号强度指示器（RSSI）、A/D转换的解调器（A/D Demo
d）、6位4路过采样A/D转换器（6Bit，4×Oversample A/D）、基准振荡器（Reference Oscillato
r）、整数N分频合成器（Integer-N Synthesizer）、小数N分频合成器（3–Acc Dual-Port Frac-
N Synthesizer）、可编程GFSK LUT（Programmable GFSK LUT）、充电泵/低通滤波器（CP/LP
F）、2.5GHz VCO、内部时钟（Internal Clocks）、分频器（Dividers）、斜波发生器（Ramp Gene
rator）、功率放大器使能控制（PA Enable）、D/A、内部存储器（Internal Memory）等电路。MC13180
的一个实际应用电路、元器件布局和印制板图如图8.5.8所示，应用电路元器件参数见表8.5.5。MC13180的功率放大器具有差分输
出信号，通过廉价的印制电路板不平衡变压器，可变换为单端信号。也可选用外部分离元件式不平衡变压器。印制电路板式不平衡变压器尺寸如图8
.5.9所示。图8.5.8 MC13180应用电路、元器件布局与印制板图 图8.5.9 印制电路板式不平衡变压器尺寸本 章 小
结本章介绍了单片射频收发器集成电路的基本拓扑结构和单片射频收发器集成电路应用电路设计的一些基本方法。主要内容有：（1）发射机的技
术要求，间接调制发射机电路、直接调制发射机电路、偏移压控振荡器的直接调制发射机电路、基于锁相环的直接调制压控振荡器发射机电路、基于
锁相环的输入基准调制发射机电路、基于N分频的上变频环路发射机电路的拓扑结构。（2）接收机的技术要求，超外差接收机电路、零中频接收机
电路、低中频接收机电路、宽带双中频接收机电路、亚采样接收机电路、数字中频接收机电路、RAKE接收机电路的拓扑结构。（3）超宽带（UWB，Ultra Wideband）无线技术和UWB收发器电路拓扑结构。（4）典型的软件无线电电路、典型软件无线电的移动台和基地台电路、使用单一全向天线的软件无线电电路、使用智能天线的软件无线电电路的拓扑结构、采用超导微电子技术的“纯”软件无线电电路拓扑结构。（5）基于TH71081的868/915MHz ASK发射器电路、基于MC33493的 315/434/ 868/915MHz FSK/OOK发射器电路、基于TH7107的315～433MHz FSK/FM/ASK 发射器电路、基于RF2919的915/868/433MHz ASK/OOK接收器电路、基于TH71101的 315/433MHz FSK/FM/ASK 接收器电路、基于nRF903的433/868/915MHz GMSK/GFSK收发器电路、基于MC13190的2.4GHz ISM收发器电路、基于MC13180 蓝牙无线电收发器电路、基于?N80xx的GPS接收机电路的原理图和印制板图。掌握单片射频收发器集成电路的基本拓扑结构，掌握单片射频收发器集成电路应用电路设计的一些基本方法是本章学习的重点。建议学时数为6学时。本章给出了一些应用电路和印制板设计实例，主要给出了一些设计思路，建议进行深入的讨论。注意：本章涉及到的一些芯片的技术指标、内部结构、引脚功能和封装尺寸等需要登录相关网站查询，以加深对实例电路设计的理解。单片射频收发器集成电路发展迅速，新的结构形式不断地出现，希望能够追踪了解。 |
|
